JPS5822765B2 - 電子計算機システムにおけるプログラムロ−ド方式 - Google Patents

Description

【発明の詳細な説明】 本発明は電子計算機システムにおけるプログラム・ロー
ド方式に係り、特に２以上のロード用プログラムを唯一
つの補助記憶装置、例えば磁気ディスクに記憶させるこ
とのできるプログラム・ロード方式に関する。

一般に電子計算機システムを稼動状態におくため１こは
、まず制御プログラムを電子計算機の主記憶装置に読出
し、格納しなければならない。

このため、通常は操作パネル上のトグルスイッチにより
制御プログラムが格納せられている補助記憶装置の機番
をセットし、ついでイニシャル・プログラム・ロード釦
（以後ＩＰＬ釦という）を押す。

このＩＰＬ釦が押されれば指定された補助記憶装置の先
頭アドレス、例えば磁気ディスクにおいてはシリンダ“
０“、トラック００“のアドレスに格納されているロー
ド用プログラムが主記憶装置に読出され、以後肢ロード
用プログラムの命令に従って制御プログラムは主記憶装
置へ読出され、格納されることになる。

なお、ロード用プログラムは詳細には４０バイト程度の
ブートプログラムとイニシャル・プログラム・ローダと
から成り、ＩＰＬ釦操作により、まずブートプログラム
が主記憶装置に読出され格納され、ついで該ブートプロ
グラムの命令によりイニシャル・プログラム・ローダが
主記憶装置に読出され、しかる後、該イニシャル・プロ
グラム・ローダにより制御プログラムが主記憶装置に読
出される。

このように従来のプログラム・ロード方式においてはＩ
ＰＬ釦を押せば、必らず指定された補助記憶装置の先頭
アドレスからロード用プログラムが主記憶装置に読出さ
れ、ついで制御プログラムが主記憶装置へ読出されると
いうシーケンスをとっていた。

換言すれば従来のシステムにおいてはロード用プログラ
ムを必らず補助記憶装置の先頭アドレスに記憶しなけれ
ばならなかった。

このため、２種類以上の制御プログラムが必要なシステ
ム、従って２種類以上のロード用プログラムが必要なシ
ステムにおいては、各ロード用プログラムに対応して補
助記憶装置を設け、各補助記憶装置の先頭アドレスに該
ロード用プログラムを記憶させねばならず、システムを
高価なものにしていた。

例えば、バッチ処理及び実時間処理の機能を有するシス
テムにおいては、バッチ処理用の制御プログラムと実時
間処理用のプログラムが必要となり、従って少くとも２
つの補助記憶装置を必要とする。

また、主記憶装置（こ格納された１つの制御プログラム
によりシステム稼動中に障害が発生して該制御プログラ
ムによるシステム稼動が停止した場合には停止時の主記
憶装置の内容や、その他各種記憶装置等の状態を収集し
、検査し、分析し、更。

に障害原因を究明し、障害修正を行う必要がある。

かかる場合には、システムが正常時、該システムを稼動
させる第１の制御プログラムと、障害発生時前述の収集
、検査、分析、修正等を実行するための第２の制御プロ
グラム（情報収集プロゲラ。

ムという）が必要となる。

このため従来のシステムにおいては２つの補助記憶装置
を設け、これら各補助記憶装置に前記第１、第２の制御
プログラムを主記憶装置に読出すところの第１、第２の
ロード用プログラムをそれぞれ記憶させねばならな。

かった。

以上、従来のシステムにおいては２種類以上の制御プロ
グラム、即ち、２種類以上のロード用プログラムが必要
な場合には各ロード用プログラムに対応して補助記憶装
置を設けなければならなかった。

ところで、複数のロード用プログラムを１つの補助記憶
装置に記憶できればシステムを極めて安価にすることが
できる。

それ故、本発明は上記従来の欠点を除去し、複数のロー
ド用プログラムを１つの補助記憶装置に記憶させること
のできるプログラムロード方式を提供することを目的と
しており、この目的は本発明において主記憶装置と中央
処理装置と、所定のプログラムを前記主記憶装置に読出
すためのロード用プログラムを記憶した補助記憶装置と
を具備する電子計算機システムのプログラムロード方式
において、前記補助記憶装置内のアドレスを指示するア
ドレス指示手段を設けると共に、該補助記憶装置に少く
とも２種類以上の前記ロード用プログラムを記憶させて
おき、前記アドレス指示手段により指示したアドレスに
記憶せられているロード用プログラムを前記主記憶装置
に読出し、しかる後、該ロード用プログラムにより所定
のプログラムを主記憶装置に読出す電子計算機システム
におけるプログラムロード方式により達成される。

以下、図により本発明の詳細な説明する。

図は本発明に基づくプログラムロード方式の一実施例構
成図である。

図において、１は中央処理装置（なお、操作パネルの強
電回路のうち本発明に係る部分を一部含ませている）。

２は主記憶装置、３はチャンネル装置、４は２以上のロ
ード用プログラムを記憶する補助記憶装置、１１は命令
読出レジスフ、１２は命令デコーダ、１３はＩＰＬ処理
回路、１４はＩＰＬ釦、１５はトグルスイッチ、１６は
命令実行レジスフ、１７〜１８はアンドゲート、１９は
オアゲートである。

また１１ａは命令のオペレーション格納部、１１ｂは命
令のオペランド格納部、１６ａは補助記憶装置のアドレ
ス指定部、１６ｂは機番指定部である。

まず、本発明の詳細な説明する前に従来のプログラムロ
ード方式を簡単に説明する。

さて、従来のプログラムロード方式においては補助記憶
装置の機番をセット後、メモリクリア釦を操作する。

これにより命令実行レジスタの内容がオールゼロとされ
、ついでＩＰＬ釦を操作すれば、上記機番が命令実行レ
ジスタの機番指定部に記憶され（アドレス指定部はオー
ルゼロ）。

スタートＩ１０命令がチャネル装置３に発信され。

所定の補助記憶装置の先頭アドレスよりロード用プログ
ラムがチャネル装置３を経由して直接主記憶装置の先頭
アドレスに記憶される。

ロード用プログラムが主記憶装置に記憶されれば以後、
該ロード用プログラムの命令に従い所定の制御プログラ
ムが主記憶装置に読出されることになる。

さて、図面に戻って本発明の詳細な説明する。

まず、トグルスイッチ１５によりロード用プログラムが
記憶せられている補助記憶装置内のアドレスをセットし
、また該ロード用プログラムを記憶している補助記憶装
置の機番を図示しないスイッチによりセットする。

ついで、ＩＰＬ釦１４を操作すれば線１１には論理′Ｎ
″１“の信号があられれ、この信号はオアゲート１９を
介してアンドゲート群１７を開く。

これによりトグルスイッチ１５にセットしたアドレス及
び図示しないスイッチにセットした補助記憶装置の機番
がそれぞれ命令レジスタ１６のアドレス指定部１６ａ、
機番指定部１６ｂに格納され、ついでチャネル装置３に
スタート■１０命令が発信され、指定した補助記憶装置
の指定アドレスよりロード用プログラムが主記憶装置の
先頭アドレスに読み出され、以後、従来と同様に制御プ
ログラムが主記憶装置に読み出されることになる。

以上の如く、電源投入後のプログラムロードの開始はＩ
ＰＬ釦を操作することにより実行しなければならないが
、既に制御プログラム（第１の制御プログラムという）
が主記憶装置に読み出され、該第１の制御プログラムに
基づいてシステムが稼動している場合には第１の制御プ
ログラム中にイニシャルプログラム命４＞（以後ＩＰＬ
命令という）を設けておき、この命令により所定の制御
プログラム（第２の制御プログラムという）の読出を指
示することもできる。

以下、主記憶装置中に読出されている第１の制御プログ
ラム中にＩＰＬ命令を設けて第２の制御プログラムを主
記憶装置に読出すプログラムロード方式について説明す
る。

主記憶装置２に記憶せられている第１の制御プログラム
の各命令は命令読出レジスタ１１に読出され、そのオペ
レーション部はデコーダ１２によりデコードされる。

デコードの結果、該命令がＩＰＬ命令であれば信号線１
２を介してＩＰＬ処理回路１３に信号が送られる。

ＩＰＬ処理回路は該信号を参照することにより、ＩＰＬ
命令がそのオペランドに補助記憶装置の機番及びアドレ
スを指定しているかを判別する。

指定があれば信号線１３に論理′１“信号を発生し、ア
ンドゲート群１８を開き、オペランド指定部１１ｂに格
納されている内容、゛即ちアドレス及び、機番を命令実
行レジスタ１６のアドレス指定部１６ｂにそれぞれ転送
する。

以後、チャネル装置３にスター１−Ｉ１０命令が発信さ
れ指定した補助記憶装置の指定アドレスより第２の制御
プログラムを読出すためのロード用プログラムが主記憶
装置の先頭アドレスに読み出され、ついで該ロード用プ
ログラムの命令に従って第２の制御プログラムが主記憶
装置の所定アドレスに読出される。

一方、ＩＰＬ命令のオペランド部に補助記憶装置のアド
レス及び機番指定がなければＩＰＬ処理回路１３は信号
線１４に論理“１“信号を発生し、アンドゲート群１７
を開らき、中央処理装置の操作パネル上のトグルスイッ
チ１５及び図示しないスイッチによりセットした補助〜
記憶装置のアドレス及び機番をそれぞれアドレス指定部
１６ａ、機番指定部１６に読み込み、以後前記と同様な
処理が行なわれる。

以上、説明したように本発明によれば補助記憶装置のア
ドレスを指示するアドレス指示手段を設け、プログラム
ロードの開始指示に基づいて、上記アドレス指示手段で
指定した補助記憶装置内のアドレスから主記憶装置へロ
ード用プログラム及び制御プログラムを主記憶装置に読
出すことが可能となり、これにより複数のプログラム系
を同一の補助記憶装置に格納可能となり、システムを安
価に構成できると共に補助記憶装置の容量増大化の傾向
を緩和することができる。

また、ＩＰＬ命令により初期プログラムロードを可能と
させれば、例えば障害発生時、システム停止直前に第１
の制御プログラムからＩＰＬ命令を発信することにより
、人の介在なくシステム停止から連続してシステム棹止
情報を収集できる韮う設計することが可能であり、更に
はりアルクイム処理からバッチ処理への切替も入手を介
さず自動的に行うことができる。

なお、上記の説明においてはアドレス指示手段としてト
グルスイッチを中央処理装置の操作パネルに設けたが、
コンソールプロセッサをもつ電子計算機システムにおい
ては該トルグスイッチをコンソールプロセッサの操作パ
ネル上に設け、特に障害時の別プログラム系の切期プロ
グラムロードを行なわせることも可能である。

また上記の説明においては初期プログラムロードの開始
指示としてＩＰＬ釦を押すものと、ＩＰＬ命令によるも
のの両者共用し、これらを任意に使い分ける例を示した
が、いずれか一方のみを別々に設けるようにしてもよい
。

補助記憶装置の任意のアドレスに複数のプログラム及び
ロード用プログラムを格納できることに。

より、障害対策に柔軟性が増すという効果がある。

【図面の簡単な説明】

図はこの発明に基づくプログラムロード方式の一実施例
構成図である。 図において１は中央処理装置、２は主記憶装置、３はチ
ャンネル装置、４は大記憶装置である。

Claims (1)

1. 【特許請求の範囲】 １ 主記憶装置と中央処理装置と所定のプログラムを前
   記主記憶装置に読出すためのロード用プログラムを記憶
   した補助記憶装置とを具備する電子計算機システムのプ
   ログラムロード方式において、前記補助記憶装置内のロ
   ード用プログラムを記憶するアドレスを指示するアドレ
   ス指示手段を設けると共に、該補助記憶装置に少くとも
   ２種類以上の前記ロード用プログラムを記憶させておき
   、前記アドレス指示手段により指示したアドレスに記憶
   せられているロード用プログラムを前記主記憶装置に読
   出し、しかる後肢ロード用プログラムにより所定のプロ
   グラムを主記憶装置に読出すことを特徴とする電子計算
   機システムにおけるプログラムロード方式。 ２ 第１のロード用プログラムにより主記憶装置に読出
   されるプログラム中にイニシャル・プログラム・ロード
   命令を設けておき、該イニシャル・プログラム・ロード
   命令により、第２のロード用プログラムを前記主記憶装
   置へ読出すことを特徴とする特徴請求の範囲第１項記載
   の電子計算機システムにおけるプログラムロード方式。 ３ 第１のロード用プログラムにより主記憶装置に読出
   されるプログラム中にイニシャル・プログラム・ロード
   命令を設けておき、該イニシャル・プログラム・ロード
   命令に第２のロード用プログラムが記憶せられている補
   助記憶装置のアドレスの指示して該第２のロード用プロ
   グラムを前記主記憶装置へ読出すことを特徴とする特許
   請求の範囲第１項記載の電子計算機システムにおけるプ
   ログラム・ロード方式。