JPS599756A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS599756A JPS599756A JP57117961A JP11796182A JPS599756A JP S599756 A JPS599756 A JP S599756A JP 57117961 A JP57117961 A JP 57117961A JP 11796182 A JP11796182 A JP 11796182A JP S599756 A JPS599756 A JP S599756A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- control
- control device
- address
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロプログラム制御装置に関する。
マイクロプログラム制御装置は、周知のように、ソフト
ウェアプログラムの各機械命令に対応したマイクロプロ
グラムを制御記憶に予め格納しておき、ソフトウェアプ
ログラムの進行に応答してこの制御記憶を読み出して、
各機械命令に対応したマイクロプログラムを実行するも
のである。
ウェアプログラムの各機械命令に対応したマイクロプロ
グラムを制御記憶に予め格納しておき、ソフトウェアプ
ログラムの進行に応答してこの制御記憶を読み出して、
各機械命令に対応したマイクロプログラムを実行するも
のである。
マイクロプログラムは必ずしも制御記憶の全領域にわた
って隙間なく詰められているとは限らず、通常はマイク
ロプログラムのステップが格納されない未使用番地が生
じる。ところで、マイクロプログラム制御装置は起動か
ら運転に至る１でに、マイクロ診断、プートロード、イ
ニシャリゼーゾロン、イニシャルシステムロードおよび
機械命令対応マイクロプログラムの実行等各種の動作フ
ェーズがある。これらのいずれの動作フェーズにおいて
も未使用番地を読出しアクセスしてはならず、マイクロ
プログラム制御装置の誤動作による未使用番地への誤っ
た読出しアクセスに対する対応策を予め敷設しておく必
要がある。
って隙間なく詰められているとは限らず、通常はマイク
ロプログラムのステップが格納されない未使用番地が生
じる。ところで、マイクロプログラム制御装置は起動か
ら運転に至る１でに、マイクロ診断、プートロード、イ
ニシャリゼーゾロン、イニシャルシステムロードおよび
機械命令対応マイクロプログラムの実行等各種の動作フ
ェーズがある。これらのいずれの動作フェーズにおいて
も未使用番地を読出しアクセスしてはならず、マイクロ
プログラム制御装置の誤動作による未使用番地への誤っ
た読出しアクセスに対する対応策を予め敷設しておく必
要がある。
従来のこの種のマイクロプログラム制御装置は、各未使
用番地にマイクロプログラム制御装置が暴走するのを防
ぐことが可能なマイクロ命令、たとえばり四ツクを停止
させることを指示するフリーズ命令を予め格納しておく
ようにしている。
用番地にマイクロプログラム制御装置が暴走するのを防
ぐことが可能なマイクロ命令、たとえばり四ツクを停止
させることを指示するフリーズ命令を予め格納しておく
ようにしている。
このような従来構成においては、動作フェーズとは無関
係に画一的な対応策しか採れず、未使用番地へ誤ってジ
ャンプしたときはマイクロプログラム制御装置が直ちに
ダウンすることになるので、装置の信頼性が低いという
欠点がある。
係に画一的な対応策しか採れず、未使用番地へ誤ってジ
ャンプしたときはマイクロプログラム制御装置が直ちに
ダウンすることになるので、装置の信頼性が低いという
欠点がある。
本発明の目的は信頼性の向上したマイクロプログラム制
御装置を提供することにある。
御装置を提供することにある。
本発明の装置は少なくとも１個の未使用番地を有する制
御記憶を備えたマイクロプログラム制御装置において、 前記各未使用番地が読み出されると前記制御記憶ｎ上の
予め定められた特定番地に無条件分岐するようにする分
岐手段と、 前記制御記憶へのマイクロプログラムの書込みおよび前
記マイクロプログラム制御装置の動作７エーズに肘等七
我前記特定番地堡のマイクロ命令の書換えを行なう書込
み手段 とを設けたことを特徴とする。
御記憶を備えたマイクロプログラム制御装置において、 前記各未使用番地が読み出されると前記制御記憶ｎ上の
予め定められた特定番地に無条件分岐するようにする分
岐手段と、 前記制御記憶へのマイクロプログラムの書込みおよび前
記マイクロプログラム制御装置の動作７エーズに肘等七
我前記特定番地堡のマイクロ命令の書換えを行なう書込
み手段 とを設けたことを特徴とする。
次に本発明について図面を参照して詳細に説明する。
第１図は本発明の対象となるマイクロプログラム制御装
置の一般的なブロック図を示し、主記憶装置１と、主記
憶制御ユニット２と、実行ユニット３と、制御記憶４と
、シーケンス制御ユニット５と、データバス６とで構成
されている。
置の一般的なブロック図を示し、主記憶装置１と、主記
憶制御ユニット２と、実行ユニット３と、制御記憶４と
、シーケンス制御ユニット５と、データバス６とで構成
されている。
本マイクロプログラム制御装置が起動されると、先ず、
外部記憶装置からデータバス６’ｔ−介して制御記憶４
にマイクロプログラムが格納される（経路は図示されて
いない）。このマイクロ診断用マイクロプログラムによ
シ、主記憶装置１と、主記憶制御ユニット２と、実行ユ
ニット３と、制御記憶４と、シーケンス制御ユニット５
の全ての故障診断がなされる（マイクロ診断）。故障診
断の結果によシ、故障が検出されると該マイクロプログ
ラム制御装置は停止状態になり保守が必要である。
外部記憶装置からデータバス６’ｔ−介して制御記憶４
にマイクロプログラムが格納される（経路は図示されて
いない）。このマイクロ診断用マイクロプログラムによ
シ、主記憶装置１と、主記憶制御ユニット２と、実行ユ
ニット３と、制御記憶４と、シーケンス制御ユニット５
の全ての故障診断がなされる（マイクロ診断）。故障診
断の結果によシ、故障が検出されると該マイクロプログ
ラム制御装置は停止状態になり保守が必要である。
診断の結果により該マイクロプログラム制御装置は健全
と判定されれば外部記憶装置からデータバス６と主記憶
制御ユニット２とを経由した主記憶装置１へのシステム
資源の書込み（プートロード）、このシステム資源を使
用して初期状態をつくりだし制御記憶４が機械命令を正
しく実行できるような実行ユニット３の環境つくり（イ
ニシャリゼーシロン）、Ｏ８の主記憶袋ｆｉｌへのロー
ド（イニシャルシステムロード）がこの順序に行なわれ
る。
と判定されれば外部記憶装置からデータバス６と主記憶
制御ユニット２とを経由した主記憶装置１へのシステム
資源の書込み（プートロード）、このシステム資源を使
用して初期状態をつくりだし制御記憶４が機械命令を正
しく実行できるような実行ユニット３の環境つくり（イ
ニシャリゼーシロン）、Ｏ８の主記憶袋ｆｉｌへのロー
ド（イニシャルシステムロード）がこの順序に行なわれ
る。
一方、上記イニシャリゼーシ冒ンが終了した時点でマイ
クロプログラム制御装置は各機械命令の実行が可能にな
シ、各機械命令の目的を達成するためのマイクロプログ
ラムシーケンスが制御記憶４から逐次読み出され、この
マイクロ命令にしたがった処理が実行ユニット３におい
て実行される。
クロプログラム制御装置は各機械命令の実行が可能にな
シ、各機械命令の目的を達成するためのマイクロプログ
ラムシーケンスが制御記憶４から逐次読み出され、この
マイクロ命令にしたがった処理が実行ユニット３におい
て実行される。
第２図はこのような各動作７エーズにおいて、制御記憶
４の未使用番地が誤って読出しアクセスされたときに本
発明のマイクロプログラム制御装置において採られるマ
イクロ命令の流れを示した概念図である。
４の未使用番地が誤って読出しアクセスされたときに本
発明のマイクロプログラム制御装置において採られるマ
イクロ命令の流れを示した概念図である。
第２図において参照記号Ａは未使用番地を示し、これら
全ての未使用番地には特定番地Ｂへ無条件分岐するマイ
クロ命令を予め格納しておく。特定番地Ｂには、上述の
ような各動作フェーズに対応して、マイクロ診断時には
フリーズ命令、ブートロード時とイニシャリゼーション
時には番地Ｃへの無条件分岐命令、イニシャルシステム
ロード時には番地りへの無条件分岐命令９機械命令実行
時には番地Ｅへの無条件分岐命令をそれぞれ格納する０ 番地Ｃはマイクロ診断を再実行したうえでプートロード
またはイニシャリゼーシ目ンを再試行するような手順を
記述したマイクロプログラムを格納する制御記憶４のエ
リアの先頭番地、番地りはイニシャルシステムロードｔ
：再に行シカツーｖ シｙエラーの報告をしないような
手順を記述したマイクロプログラムを格納する制御記憶
４のエリアの先頭番地、番地Ｅは轟該機械命令を再試行
しかつマクンエラーの報告を行なうような手順を記述し
たマイクロプログラムを格納する制御記憶４の工リアの
先頭番地である。
全ての未使用番地には特定番地Ｂへ無条件分岐するマイ
クロ命令を予め格納しておく。特定番地Ｂには、上述の
ような各動作フェーズに対応して、マイクロ診断時には
フリーズ命令、ブートロード時とイニシャリゼーション
時には番地Ｃへの無条件分岐命令、イニシャルシステム
ロード時には番地りへの無条件分岐命令９機械命令実行
時には番地Ｅへの無条件分岐命令をそれぞれ格納する０ 番地Ｃはマイクロ診断を再実行したうえでプートロード
またはイニシャリゼーシ目ンを再試行するような手順を
記述したマイクロプログラムを格納する制御記憶４のエ
リアの先頭番地、番地りはイニシャルシステムロードｔ
：再に行シカツーｖ シｙエラーの報告をしないような
手順を記述したマイクロプログラムを格納する制御記憶
４のエリアの先頭番地、番地Ｅは轟該機械命令を再試行
しかつマクンエラーの報告を行なうような手順を記述し
たマイクロプログラムを格納する制御記憶４の工リアの
先頭番地である。
本発明によれば、以上のような構成の採用によシ、未使
用番地が読出しアクセスされたときに、動作フェーズに
対応したきめ細かい処置が採れるため、診断動作フェー
ズでは保守性を、その他の動作フェーズでは信頼性をそ
れぞれ向上させたマイクロプログラム制御装置を提供す
ることができる。
用番地が読出しアクセスされたときに、動作フェーズに
対応したきめ細かい処置が採れるため、診断動作フェー
ズでは保守性を、その他の動作フェーズでは信頼性をそ
れぞれ向上させたマイクロプログラム制御装置を提供す
ることができる。
第１図は本発明対象物、第２図は本発明の概念をそれぞ
れ示す。 １・・・・・・主記憶装置、２・・・・・・主記憶制御
ユニット、３・・・・・・実行ユニット、４・・・・・
・制御記憶、５・・・・・・ソーケンス制御ユニット、
Ａ・・・・・・未使用番地、Ｂ。 Ｃ，Ｄ、Ｅ・・・・・・番地。 第１図 第２閃
れ示す。 １・・・・・・主記憶装置、２・・・・・・主記憶制御
ユニット、３・・・・・・実行ユニット、４・・・・・
・制御記憶、５・・・・・・ソーケンス制御ユニット、
Ａ・・・・・・未使用番地、Ｂ。 Ｃ，Ｄ、Ｅ・・・・・・番地。 第１図 第２閃
Claims (1)
- 【特許請求の範囲】 少なくとも１個の未使用番地を有する制御記憶を備えた
マイクロプログラム制御装置において、前記各未使用番
地が読み出されると前記制御記憶Ｍ上の予め定められた
特定番地に無条件分岐するようにする分岐手段と、 前記制御記憶へのマイクロプログラムの書込みの書換え
を行なう書込み手段 と金設けたことを特徴とするマイクロプログラム制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117961A JPS599756A (ja) | 1982-07-07 | 1982-07-07 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117961A JPS599756A (ja) | 1982-07-07 | 1982-07-07 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS599756A true JPS599756A (ja) | 1984-01-19 |
Family
ID=14724535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57117961A Pending JPS599756A (ja) | 1982-07-07 | 1982-07-07 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599756A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0277942A (ja) * | 1988-09-14 | 1990-03-19 | Matsushita Electric Ind Co Ltd | 記憶装置とマイクロプログラム制御装置 |
-
1982
- 1982-07-07 JP JP57117961A patent/JPS599756A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0277942A (ja) * | 1988-09-14 | 1990-03-19 | Matsushita Electric Ind Co Ltd | 記憶装置とマイクロプログラム制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8595552B2 (en) | Reset method and monitoring apparatus | |
| JPS61188626A (ja) | マイクロプロセツサ | |
| US6012140A (en) | Processing system, processing unit, memory and compiling method | |
| JPS599756A (ja) | マイクロプログラム制御装置 | |
| JPS6342294B2 (ja) | ||
| JPH0373008B2 (ja) | ||
| JPS58154043A (ja) | 情報処理装置 | |
| JPS5822765B2 (ja) | 電子計算機システムにおけるプログラムロ−ド方式 | |
| JPS6013494B2 (ja) | 自己診断方式 | |
| JPS5832422B2 (ja) | マイクロシンダンホウシキ | |
| JPS5856292A (ja) | メモリ初期設定方式 | |
| JPH0648453B2 (ja) | 周辺装置初期化制御方式 | |
| JPS58213349A (ja) | 情報処理装置 | |
| JPS6053893B2 (ja) | 制御記憶装置 | |
| JPS62192824A (ja) | 処理装置アクセス方式 | |
| JPS5936859A (ja) | 情報処理装置 | |
| JPS60129845A (ja) | 情報処理装置の制御方式 | |
| JPS59206946A (ja) | マイクロプログラム制御装置 | |
| JPS58186853A (ja) | 初期診断方式 | |
| JPS6136659B2 (ja) | ||
| JPH02122335A (ja) | Ｒａｓ回路の試験方法 | |
| JPH024929B2 (ja) | ||
| JPH0877031A (ja) | マイクロプロセッサシステム | |
| JPS5870353A (ja) | 制御記憶装置 | |
| JPH0375833A (ja) | マイクロプログラム制御装置 |