JPH0375833A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPH0375833A JPH0375833A JP1211598A JP21159889A JPH0375833A JP H0375833 A JPH0375833 A JP H0375833A JP 1211598 A JP1211598 A JP 1211598A JP 21159889 A JP21159889 A JP 21159889A JP H0375833 A JPH0375833 A JP H0375833A
- Authority
- JP
- Japan
- Prior art keywords
- address
- register
- stack
- contents
- address stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 2
- 235000021152 breakfast Nutrition 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明（よ マイクロプログラムにより制御される情報
処理装置において、マイクロプログラムの暴走を検出す
るマイクロプログラム制御装置に関するものである。
処理装置において、マイクロプログラムの暴走を検出す
るマイクロプログラム制御装置に関するものである。
従来の技術
従来のマイクロプログラム制御装置の一例（例えば マ
イクロコンビュータハンドブツ久 Ｐ２Ｓ５、１９７９
、朝食書店）を第３図に示づ；第３図において、 ３１
０はアドレス変換回路、３２０はマルチプレクサ ３３
０はアドレススタック ３４．０は制御記１敷 ３５０
は命令レジス久３６０はインクリメン久 ３７０はアド
レススタック ３８０はデコーダである。
イクロコンビュータハンドブツ久 Ｐ２Ｓ５、１９７９
、朝食書店）を第３図に示づ；第３図において、 ３１
０はアドレス変換回路、３２０はマルチプレクサ ３３
０はアドレススタック ３４．０は制御記１敷 ３５０
は命令レジス久３６０はインクリメン久 ３７０はアド
レススタック ３８０はデコーダである。
以上のように構成された従来のマイクロプログラム制御
装置の動作について説明する。マイクロプログラムを構
成する一連のマイクロ命令は制御記憶３４０に格納され
ている。命令コードはアドレス変換回路３１０てその命
令コードを処理する制御記憶３４０内のマイクロルーチ
ンの先頭アドレスに変換される。マルチプレクサ３２０
により選択されたアドレスはアドレスレジスタ３３０に
格納される。アドレスレジスタ３３０の内容により選択
された制御記憶３４０内のマイクロ命令は命令レジスタ
３５０に格納される。命令レジスタ３５０の内容はデコ
ーダ３８０により制御信号に変換され実行される。命令
レジスタ３５０の内容が次に実行するマイクロ命令とし
て継続アドレスのマイクロ命令を指定する場合（よ イ
ンクリメンタ３６０によりアドレスレジスタ３３０の内
容を＋１したアドレスがマルチプレクサ３２０により選
択される。命令レジスタ３５０の内容が分岐命令の場合
（よ 命令レジスタ３５０の内容の一部が分岐先のマイ
クロ命令のアドレスを表わし マルチプレクサ３２０に
より選択される。命令レジスタ３５０の内容が戻り命令
の場合（よ 予めアドレススタック３７０に格納されて
いる戻り先のマイクロ命令のアドレスカ丈 マルチプレ
クサ３２０により選択される。命令レジスタ３５０の内
容が戻り先アドレスの格納を指示する場合に（飄 イン
クリメンタ３６０により＋１されたアドレスレジスタ３
３０の内容がアドレススタック３７０に格納される。
装置の動作について説明する。マイクロプログラムを構
成する一連のマイクロ命令は制御記憶３４０に格納され
ている。命令コードはアドレス変換回路３１０てその命
令コードを処理する制御記憶３４０内のマイクロルーチ
ンの先頭アドレスに変換される。マルチプレクサ３２０
により選択されたアドレスはアドレスレジスタ３３０に
格納される。アドレスレジスタ３３０の内容により選択
された制御記憶３４０内のマイクロ命令は命令レジスタ
３５０に格納される。命令レジスタ３５０の内容はデコ
ーダ３８０により制御信号に変換され実行される。命令
レジスタ３５０の内容が次に実行するマイクロ命令とし
て継続アドレスのマイクロ命令を指定する場合（よ イ
ンクリメンタ３６０によりアドレスレジスタ３３０の内
容を＋１したアドレスがマルチプレクサ３２０により選
択される。命令レジスタ３５０の内容が分岐命令の場合
（よ 命令レジスタ３５０の内容の一部が分岐先のマイ
クロ命令のアドレスを表わし マルチプレクサ３２０に
より選択される。命令レジスタ３５０の内容が戻り命令
の場合（よ 予めアドレススタック３７０に格納されて
いる戻り先のマイクロ命令のアドレスカ丈 マルチプレ
クサ３２０により選択される。命令レジスタ３５０の内
容が戻り先アドレスの格納を指示する場合に（飄 イン
クリメンタ３６０により＋１されたアドレスレジスタ３
３０の内容がアドレススタック３７０に格納される。
発明か解決しようとする課題
しかしながら、上記のような構成で（よ ハードウェア
の障害により発生ずるマイクロプログラムの暴走を十分
に検出することができない。マイクロプログラムの暴走
（よ アドレスレジスタにより誤ったマイクロ命令が指
定され実行されることにより発生ずる。例え＋：Ｌ 制
御記憶のマイクロプログラムの空き領域にエラー処理マ
イクロルーチンへの分岐命令を格納しておき、誤ったア
ドレスが指定されるとエラー処理を行うようにする方法
がとられている力丈 これでは十分に対処することがで
きない。
の障害により発生ずるマイクロプログラムの暴走を十分
に検出することができない。マイクロプログラムの暴走
（よ アドレスレジスタにより誤ったマイクロ命令が指
定され実行されることにより発生ずる。例え＋：Ｌ 制
御記憶のマイクロプログラムの空き領域にエラー処理マ
イクロルーチンへの分岐命令を格納しておき、誤ったア
ドレスが指定されるとエラー処理を行うようにする方法
がとられている力丈 これでは十分に対処することがで
きない。
本発明はかかる点に鑑ヘ アドレススタックに関するハ
ードウェアの障害によるマイクロプログラムの暴走を防
ぐことができるマイクロプログラム制御装置を提供する
ことを目的とする。
ードウェアの障害によるマイクロプログラムの暴走を防
ぐことができるマイクロプログラム制御装置を提供する
ことを目的とする。
課題を解決するための手段
本発明（上 上記課題を解決するために マイクロプロ
グラムを構成するマイクロ命令のアドレスを保持するア
ドレスレジスタと、マイクロプログラムを保持する制御
記憶と、前記アドレスレジスタにより指定された制御記
憶内のマイクロ命令を保持する命令レジスタと、前記ア
ドレスレジスタの内容を＋１するインクリメンタと、前
記命令レジスタの内容に従い前記インクリメンタの出力
を保持するアドレススタックと、前記命令レジスタの内
容の一部または前記インクリメンタの出力または前記ア
ドレススタックの内容を前記命令レジスタの内容に従っ
て選択し 前記アドレスレジスタに転送するマルチプレ
クサと、前記アドレススタックの未使用部に前記制御記
憶内のエラー処理マイクロルーチンの先頭アドレスを書
き込むアドレススタック管理回路を備えたマイクロプロ
グラム制御装置である。
グラムを構成するマイクロ命令のアドレスを保持するア
ドレスレジスタと、マイクロプログラムを保持する制御
記憶と、前記アドレスレジスタにより指定された制御記
憶内のマイクロ命令を保持する命令レジスタと、前記ア
ドレスレジスタの内容を＋１するインクリメンタと、前
記命令レジスタの内容に従い前記インクリメンタの出力
を保持するアドレススタックと、前記命令レジスタの内
容の一部または前記インクリメンタの出力または前記ア
ドレススタックの内容を前記命令レジスタの内容に従っ
て選択し 前記アドレスレジスタに転送するマルチプレ
クサと、前記アドレススタックの未使用部に前記制御記
憶内のエラー処理マイクロルーチンの先頭アドレスを書
き込むアドレススタック管理回路を備えたマイクロプロ
グラム制御装置である。
作 用
本発明（ヨ」二記した構成により、アドレススタック管
理回路がアト１ノススタツクの未使用部に制御記憶内の
エラー処理マイクロルーチンの先頭アドレスを書き込む
ので、ハードウェアの障害によりアドレススタックの未
使用部の内容が誤って選択されても、エラー処理が実行
されるので、マイクロプログラムの暴走は発生しない。
理回路がアト１ノススタツクの未使用部に制御記憶内の
エラー処理マイクロルーチンの先頭アドレスを書き込む
ので、ハードウェアの障害によりアドレススタックの未
使用部の内容が誤って選択されても、エラー処理が実行
されるので、マイクロプログラムの暴走は発生しない。
実施例
第１図は本発明のマイクロプログラム制御装置の一実施
例を示すブロック図である。第１図において、 １１０
はアドレス変換回路、 １２０はマルチプレクサ、 １
３０はアドレススタック １４０は制御記憶 １５０は
命令レジス久 １６０はインクリメン久 １７０はアド
レススタック １８０はデコータ″、 １９０はアドレ
ススタック管理回廠 １９１は書き込みタイミング制御
回路、 １９２はエラー処理マイクロルーチンの先頭ア
ドレスを保持するレジス久 １９３はセレクタである。
例を示すブロック図である。第１図において、 １１０
はアドレス変換回路、 １２０はマルチプレクサ、 １
３０はアドレススタック １４０は制御記憶 １５０は
命令レジス久 １６０はインクリメン久 １７０はアド
レススタック １８０はデコータ″、 １９０はアドレ
ススタック管理回廠 １９１は書き込みタイミング制御
回路、 １９２はエラー処理マイクロルーチンの先頭ア
ドレスを保持するレジス久 １９３はセレクタである。
以上のように構成された本実施例のマイクロプログラム
制御装置について、以下にその動作を説明する。
制御装置について、以下にその動作を説明する。
マイクロプログラムを構成する一連のマイクロ命令は制
御記憶］、 ４０に格納されている。命令コードはアド
レス変換回路１１０でその命令コードを処理する制御記
憶１４０内のマイクロルーチンの先頭アドレスに変換さ
れる。マルチプレクサ１２０により選択されたアドレス
はアドレスレジスタ１．３０に格納される。アドレスレ
ジスタ１３０の内容により選択された制御記憶１４０内
のマイクロ命令は命令レジスタ１５０に格納される。命
令レジスタ１５０の内容はデコーダ１８０により制御信
号に変換され実行される。命令レジスタ１５０の内容が
次に実行するマイクロ命令として継続アドレスのマイク
ロ命令を指定する場合は インクリメンタ１６０により
アドレスレジスタ１３０の内容を」−１したアドレスが
マルチプレクサ１２０により選択される。命令レジスタ
１５０の内容が分岐命令の場合（よ 命令レジスタ１５
０の内容の一部が分岐先のマイクロ命令のアドレスを表
わし マルチプレクサ１２０により選択される。
御記憶］、 ４０に格納されている。命令コードはアド
レス変換回路１１０でその命令コードを処理する制御記
憶１４０内のマイクロルーチンの先頭アドレスに変換さ
れる。マルチプレクサ１２０により選択されたアドレス
はアドレスレジスタ１．３０に格納される。アドレスレ
ジスタ１３０の内容により選択された制御記憶１４０内
のマイクロ命令は命令レジスタ１５０に格納される。命
令レジスタ１５０の内容はデコーダ１８０により制御信
号に変換され実行される。命令レジスタ１５０の内容が
次に実行するマイクロ命令として継続アドレスのマイク
ロ命令を指定する場合は インクリメンタ１６０により
アドレスレジスタ１３０の内容を」−１したアドレスが
マルチプレクサ１２０により選択される。命令レジスタ
１５０の内容が分岐命令の場合（よ 命令レジスタ１５
０の内容の一部が分岐先のマイクロ命令のアドレスを表
わし マルチプレクサ１２０により選択される。
命令レジスタ１５０の内容が戻り命令の場合（よ予めア
ドレススタック１７０に格納されている戻り先のマイク
ロ命令のアドレスカ丈 マルチプレクサ１２０により選
択される。
ドレススタック１７０に格納されている戻り先のマイク
ロ命令のアドレスカ丈 マルチプレクサ１２０により選
択される。
アドレススタック１７０の動作の説明（よ 第２図の説
明図を参照して行う。アドレススタック１７０が第２図
のようにａ、 ｂ、 ｃ、 ｄの４ワードで構成
される場合を考える。 レジスタ１９２には制御記憶１
４０に格納されているエラー処理マイクロルーチンの先
頭アドレスが格納されている。
明図を参照して行う。アドレススタック１７０が第２図
のようにａ、 ｂ、 ｃ、 ｄの４ワードで構成
される場合を考える。 レジスタ１９２には制御記憶１
４０に格納されているエラー処理マイクロルーチンの先
頭アドレスが格納されている。
リセット時に（よ レジスタ１９２の内容がセレクタ１
９３により選択され 書き込みタイミング制御回路１９
１によりアドレススタック１７０の全てのワードａ、
ｂ、 ｃ、 ｄに初期値として書き込まれる。こ
のとき、スタックポインタはワードａを指している。命
令レジスタ１５０の内容か戻り先アドレスの格納を指示
する場合に（よ インクリメンタ１６０により＋１され
たアドレスレジスタ１３０の内容がセレクタ１９３によ
り選択されアドレススタック１７０のワードａに格納さ
れ スタックポインタはワードｂを指１−＝ この状
態で、命令レジスタ１５０の内容が戻り先アドレスの格
納を指示すると、同様にして＋１されたアドレスレジス
タ１３０の内容がアドレススタック１７０のワードｂに
格納され スタックポインタはワードＣを指’？１−０
命令レジスタ１５０の内容が戻り先アドレスの削除を指
示する場合には レジスタ１９２の内容がセレクタ１９
３により選択され 書き込みタイミング制御回路１９１
によりアドレススタック１７０のワードｂに格納され
スタックポインタはｂを指７Ｉも このようにして、
アドレススタックの未使用部には常にエラー処理マイク
ロルーチンの先頭アドレスが格納されている。
９３により選択され 書き込みタイミング制御回路１９
１によりアドレススタック１７０の全てのワードａ、
ｂ、 ｃ、 ｄに初期値として書き込まれる。こ
のとき、スタックポインタはワードａを指している。命
令レジスタ１５０の内容か戻り先アドレスの格納を指示
する場合に（よ インクリメンタ１６０により＋１され
たアドレスレジスタ１３０の内容がセレクタ１９３によ
り選択されアドレススタック１７０のワードａに格納さ
れ スタックポインタはワードｂを指１−＝ この状
態で、命令レジスタ１５０の内容が戻り先アドレスの格
納を指示すると、同様にして＋１されたアドレスレジス
タ１３０の内容がアドレススタック１７０のワードｂに
格納され スタックポインタはワードＣを指’？１−０
命令レジスタ１５０の内容が戻り先アドレスの削除を指
示する場合には レジスタ１９２の内容がセレクタ１９
３により選択され 書き込みタイミング制御回路１９１
によりアドレススタック１７０のワードｂに格納され
スタックポインタはｂを指７Ｉも このようにして、
アドレススタックの未使用部には常にエラー処理マイク
ロルーチンの先頭アドレスが格納されている。
ここで、ハードウェアの障害によりアドレススタック１
７０の未使用部の内容が誤って選択されると、常にエラ
ー処理マイクロルーチンが実行されるので、アドレスス
タックに関するハードウェアの障害によるマイクロプロ
グラムの暴走は発生しな（＼。
７０の未使用部の内容が誤って選択されると、常にエラ
ー処理マイクロルーチンが実行されるので、アドレスス
タックに関するハードウェアの障害によるマイクロプロ
グラムの暴走は発生しな（＼。
発明の効果
以」二のように 本発明によれ（′ｉ、アドレススタッ
クに関するハードウェアの障害によるマイクロプログラ
ムの暴走を防ぐことができ、マイクロプログラムにより
制御される情報処理装置の信頼性を向上することができ
るの℃ その実用的効果は大きい。
クに関するハードウェアの障害によるマイクロプログラ
ムの暴走を防ぐことができ、マイクロプログラムにより
制御される情報処理装置の信頼性を向上することができ
るの℃ その実用的効果は大きい。
第１図は本発明における一実施例のマイクロプログラム
制御装置のブロックは 第２図は同実施例の動作を示す
説明＠ 第３図は従来のマイクロプログラム制御装置の
一例を示すプロ・ンク図である。 １２０・・・マルチプレクサ、 １３０・・・アドレススタック １４０・・・制御記憶
１５０・・・命令レジス久 １６０・・・インクリメン久 １７０・・・アドレススタック １９０・・アドレススタック管理回路、１９１・・・書
き込みタイミング制御回路、１９２・・・レジス久 １
９３・・・セレクタ。
制御装置のブロックは 第２図は同実施例の動作を示す
説明＠ 第３図は従来のマイクロプログラム制御装置の
一例を示すプロ・ンク図である。 １２０・・・マルチプレクサ、 １３０・・・アドレススタック １４０・・・制御記憶
１５０・・・命令レジス久 １６０・・・インクリメン久 １７０・・・アドレススタック １９０・・アドレススタック管理回路、１９１・・・書
き込みタイミング制御回路、１９２・・・レジス久 １
９３・・・セレクタ。
Claims (1)
- マイクロプログラムを構成するマイクロ命令のアドレス
を保持するアドレスレジスタと、マイクロプログラムを
保持する制御記憶と、前記アドレスレジスタにより指定
された制御記憶内のマイクロ命令を保持する命令レジス
タと、前記アドレスレジスタの内容を＋１するインクリ
メンタと、前記命令レジスタの内容に従い前記インクリ
メンタの出力を保持するアドレススタックと、前記命令
レジスタの内容の一部または前記インクリメンタの出力
または前記アドレススタックの内容を前記命令レジスタ
の内容に従って選択し、前記アドレスレジスタに転送す
るマルチプレクサと、前記アドレススタックの未使用部
に前記制御記憶内のエラー処理マイクロルーチンの先頭
アドレスを書き込むアドレススタック管理回路を具備す
ることを特徴とするマイクロプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1211598A JPH0375833A (ja) | 1989-08-17 | 1989-08-17 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1211598A JPH0375833A (ja) | 1989-08-17 | 1989-08-17 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0375833A true JPH0375833A (ja) | 1991-03-29 |
Family
ID=16608416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1211598A Pending JPH0375833A (ja) | 1989-08-17 | 1989-08-17 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0375833A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH086821A (ja) * | 1994-06-20 | 1996-01-12 | Nec Corp | マイクロプロセッサ |
-
1989
- 1989-08-17 JP JP1211598A patent/JPH0375833A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH086821A (ja) * | 1994-06-20 | 1996-01-12 | Nec Corp | マイクロプロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4414627A (en) | Main memory control system | |
| US4780819A (en) | Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory | |
| GB1594014A (en) | Microprogramme system with fixed jump addressing | |
| US4070703A (en) | Control store organization in a microprogrammed data processing system | |
| US5018098A (en) | Data transfer controlling apparatus for direct memory access | |
| SU613651A1 (ru) | Запоминающее устройство | |
| JPH0375833A (ja) | マイクロプログラム制御装置 | |
| US4511983A (en) | Apparatus for controlling microinstructions stored in a data processing unit memory | |
| JPH0145650B2 (ja) | ||
| JPS6158049A (ja) | エラ−検出方式 | |
| JPS60112148A (ja) | メモリ装置 | |
| JPS599756A (ja) | マイクロプログラム制御装置 | |
| JPS6270947A (ja) | デバグ割込み制御方式 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS628235A (ja) | 動作履歴記憶装置 | |
| JPS59170948A (ja) | マイクロプログラムのアドレス制御方式 | |
| JPS626341A (ja) | 情報処理装置 | |
| JPS62221030A (ja) | マイクロプログラム制御方式 | |
| JPS61231633A (ja) | マイクロプロセツサ | |
| JPS61143848A (ja) | マイクロプログラム制御装置 | |
| JPS588360A (ja) | マイクロプログラム制御装置 | |
| JPS6256544B2 (ja) | ||
| JPH04140852A (ja) | 情報処理装置の診断方式 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPS62168241A (ja) | マイクロプログラム制御装置 |