JPS6136659B2 - - Google Patents
Info
- Publication number
- JPS6136659B2 JPS6136659B2 JP14428480A JP14428480A JPS6136659B2 JP S6136659 B2 JPS6136659 B2 JP S6136659B2 JP 14428480 A JP14428480 A JP 14428480A JP 14428480 A JP14428480 A JP 14428480A JP S6136659 B2 JPS6136659 B2 JP S6136659B2
- Authority
- JP
- Japan
- Prior art keywords
- latch
- scan
- microinstruction
- address
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004044 response Effects 0.000 claims description 2
- 230000005856 abnormality Effects 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
本発明はマイクロ・プログラム制御装置、特に
スキヤン・アウト可能なすべてのラツチの状態
を、マイクロ・プログラムが認識できるように
し、それをマイクロ命令の分岐条件とすることが
できるようにしたマイクロ・プログラム制御装置
に関するものである。
スキヤン・アウト可能なすべてのラツチの状態
を、マイクロ・プログラムが認識できるように
し、それをマイクロ命令の分岐条件とすることが
できるようにしたマイクロ・プログラム制御装置
に関するものである。
第１図は、従来のスキヤン・アウト回路付きの
ラツチ群を有するマイクロ・プログラム制御装置
の一例を示す。図中、１は制御記憶CS、２は命
令レジスタ、３は第１制御記憶アドレス・レジス
タ、４は第２制御記憶アドレス・レジスタ、５は
分岐決定回路、６はスキヤン・アウト回路付きの
ラツチ群であつて、６′はその中の分岐条件の対
象となる特定のラツチをそれぞれ表わす。また
SVPはサービス・プロセツサで故障の診断などを
行う外部の処理装置を意味する。ここで、スキヤ
ン・アウトとは例えば各ラツチの内容（例えば各
フリツプ・フロツプの値）などをそのラツチの内
容を変更せずに、観測できる機能などを意味す
る。
ラツチ群を有するマイクロ・プログラム制御装置
の一例を示す。図中、１は制御記憶CS、２は命
令レジスタ、３は第１制御記憶アドレス・レジス
タ、４は第２制御記憶アドレス・レジスタ、５は
分岐決定回路、６はスキヤン・アウト回路付きの
ラツチ群であつて、６′はその中の分岐条件の対
象となる特定のラツチをそれぞれ表わす。また
SVPはサービス・プロセツサで故障の診断などを
行う外部の処理装置を意味する。ここで、スキヤ
ン・アウトとは例えば各ラツチの内容（例えば各
フリツプ・フロツプの値）などをそのラツチの内
容を変更せずに、観測できる機能などを意味す
る。
従来の第１図の如きマイクロ・プログラム制御
装置は、次のように動作していた。まず第１制御
記憶アドレス・レジスタ３の示す制御記憶のアド
レスに格納されたマイクロ命令を命令レジスタ２
に取り込す。次に命令レジスタ２内の図示OPフ
イールドやCONTフイールドに従つた制御を行
う。ここでOPフイールドが通常の演算制御命令
を表わしていれば、NEXT ADDRESSフイール
ドの情報が第１制御記憶アドレス・レジスタ３に
移され、同様に次のマイクロ命令が実行されるこ
とになる。上記において、OPフイールドが分岐
制御命令を表わしていれば、その分岐制御命令の
種類によつて、関連する各ラツチ６′の内容が分
岐決定回路５で調べられ、分岐の条件がチエツク
されて分岐すべきときは第２制御記憶アドレス・
レジスタ４にその旨の情報を送出する。そこで、
次に実行すべきマイクロ命令は、第２制御記憶ア
ドレス・レジスタ４、または第１制御記憶アドレ
ス・レジスタ３と第２制御記憶アドレス・レジス
タ４とによつて決定されるアドレスから命令レジ
スタ２に取り込まれるようにされる。
装置は、次のように動作していた。まず第１制御
記憶アドレス・レジスタ３の示す制御記憶のアド
レスに格納されたマイクロ命令を命令レジスタ２
に取り込す。次に命令レジスタ２内の図示OPフ
イールドやCONTフイールドに従つた制御を行
う。ここでOPフイールドが通常の演算制御命令
を表わしていれば、NEXT ADDRESSフイール
ドの情報が第１制御記憶アドレス・レジスタ３に
移され、同様に次のマイクロ命令が実行されるこ
とになる。上記において、OPフイールドが分岐
制御命令を表わしていれば、その分岐制御命令の
種類によつて、関連する各ラツチ６′の内容が分
岐決定回路５で調べられ、分岐の条件がチエツク
されて分岐すべきときは第２制御記憶アドレス・
レジスタ４にその旨の情報を送出する。そこで、
次に実行すべきマイクロ命令は、第２制御記憶ア
ドレス・レジスタ４、または第１制御記憶アドレ
ス・レジスタ３と第２制御記憶アドレス・レジス
タ４とによつて決定されるアドレスから命令レジ
スタ２に取り込まれるようにされる。
ところで、最近、装置内における各種ラツチ
を、例えばサービス・プロセツサSVPなどの他の
外部の装置から診断を目的としたログ・アウトな
どのために、マイクロ・プログラム制御とは独立
して、スキヤン・アウト可能としているものが多
くなりつつある。
を、例えばサービス・プロセツサSVPなどの他の
外部の装置から診断を目的としたログ・アウトな
どのために、マイクロ・プログラム制御とは独立
して、スキヤン・アウト可能としているものが多
くなりつつある。
以上のような従来のマイクロ・プログラム制御
装置では、ラツチの状態を示す信号がダイレクト
に分岐決定回路に入つているため、高速に分岐命
令を処理することが可能であるが、個々の任意の
ラツチをマイクロ・プログラムで参照することは
困難であり、またプログラムの分岐決定の条件と
しては、少数の特定のラツチまたはラツチの組合
せの状態だけが条件となり得るよう予め定められ
ており、それ以外の任意のラツチを分岐の条件と
することはできない。
装置では、ラツチの状態を示す信号がダイレクト
に分岐決定回路に入つているため、高速に分岐命
令を処理することが可能であるが、個々の任意の
ラツチをマイクロ・プログラムで参照することは
困難であり、またプログラムの分岐決定の条件と
しては、少数の特定のラツチまたはラツチの組合
せの状態だけが条件となり得るよう予め定められ
ており、それ以外の任意のラツチを分岐の条件と
することはできない。
本発明は、従来マイクロ・プログラム制御装置
からのアクセスとは無関係であつたラツチのスキ
ヤン・アウト回路を例えばサービス・プロセツサ
SVPなどの他の外部の処理装置とマイクロ・プロ
グラムとで共用して利用することによつて、マイ
クロ・プログラム制御装置側からも任意のラツチ
の内容を、そのラツチを含むすべてのラツチの内
容を変更することなしに認識できるようにし、か
つ認識したラツチの内容をマイクロ・プログラム
の分岐条件として用いることができるようにする
ことを目的としている。そのため本発明のマイク
ロ・プログラム制御装置は、外部の処理装置か
ら、装置内における各種ラツチを、予め各ラツチ
に対応づけられたスキヤン・アドレスにより、ス
キヤン・アウトするスキヤン・アウト回路を備え
たマイクロ・プログラム制御装置において、マイ
クロ命令によるスキヤン・アウト指示により、当
該マイクロ命令により発せられたスキヤン・アド
レスを、上記スキヤン・アウト回路に供給する手
段と、上記マイクロ命令によるスキヤン・アウト
指示により、上記スキヤン・アドレスに基づく上
記スキヤン・アウト回路の出力を、マイクロ命令
の分岐条件を判定する分岐決定回路に導く手段と
を備え、上記スキヤン・アウト回路の出力によ
り、マイクロ命令の分岐が行われるようにしたこ
とを特徴としている。以下図面を参照しつつ説明
する。
からのアクセスとは無関係であつたラツチのスキ
ヤン・アウト回路を例えばサービス・プロセツサ
SVPなどの他の外部の処理装置とマイクロ・プロ
グラムとで共用して利用することによつて、マイ
クロ・プログラム制御装置側からも任意のラツチ
の内容を、そのラツチを含むすべてのラツチの内
容を変更することなしに認識できるようにし、か
つ認識したラツチの内容をマイクロ・プログラム
の分岐条件として用いることができるようにする
ことを目的としている。そのため本発明のマイク
ロ・プログラム制御装置は、外部の処理装置か
ら、装置内における各種ラツチを、予め各ラツチ
に対応づけられたスキヤン・アドレスにより、ス
キヤン・アウトするスキヤン・アウト回路を備え
たマイクロ・プログラム制御装置において、マイ
クロ命令によるスキヤン・アウト指示により、当
該マイクロ命令により発せられたスキヤン・アド
レスを、上記スキヤン・アウト回路に供給する手
段と、上記マイクロ命令によるスキヤン・アウト
指示により、上記スキヤン・アドレスに基づく上
記スキヤン・アウト回路の出力を、マイクロ命令
の分岐条件を判定する分岐決定回路に導く手段と
を備え、上記スキヤン・アウト回路の出力によ
り、マイクロ命令の分岐が行われるようにしたこ
とを特徴としている。以下図面を参照しつつ説明
する。
第２図は本発明のマイクロ・プログラム制御装
置の一実施例構成を示す。図中、１ないし６′は
それぞれ第１図における１ないし６′に対応し、
７はアドレス選択回路、８はアンド回路、９は内
部スキヤン・モード信号線、１０は外部スキヤ
ン・モード信号線、１１はアドレス信号線、１２
ないし１３はゲート回路を表わす。マイクロ命令
は、ラツチの読み出しまたはラツチの内容による
分岐のために、そのオペレーシヨンを指示するオ
ペレーシヨン・コードが用意され、またラツチの
アドレスを指定するオペランドが用意される。第
２図において、第１制御記憶アドレス・レジスタ
３が上記マイクロ命令を格納しているアドレスを
指示すると、上記マイクロ命令は命令レジスタ２
に取り込まれる。命令レジスタ２において、上記
オペレーシヨンを指示するオペレーシヨン・コー
ドは第２図図示のOPフイールドに相当し、ラツ
チのアドレスを指定するオペランドは第２図図示
のＡフイールドに相当する。Ａフイールドのラツ
チのアドレスは、アドレス選択回路７に入力され
る。アドレス選択回路７はアドレスがマイクロ・
プログラム制御装置側から入力されたものか、ま
たは他の外部の処理装置側から入力されたものか
を、例えば内部スキヤン・モード信号線９または
外部スキヤン・モード信号線１０の信号によつて
選別する。その後、アドレス選択回路７は、選別
したアドレスをもとに従来サービス・プロセツサ
SVPなどの外部の処理装置がスキヤン・アウトし
ていたのと同様のロジツクでスキヤン・アウトで
きるように、該ラツチのアドレスをスキヤン・ア
ウト回路の付いたラツチ群６に送り出す。スキヤ
ン・アウト回路は従来と同様にスキヤン・バス上
に指定されたラツチの情報を出力する。この出力
されたラツチの内容は、外部スキヤン・モード信
号によつて開かれるゲート１２または内部スキヤ
ン・モードによつて開かれるゲート１３を介し
て、要求元がサービス・プロセツサSVPなどの他
の外部の処理装置の場合にはその処理装置へのバ
ス上に送出され、要求元が該マイクロ・プログラ
ム制御装置であれば、例えば制御記憶などへのバ
ス上に送出される。この場合、第２図図示の如く
読み出したラツチの内容を直接分岐決定回路５に
送り出す。そうすれば、今読み出されたラツチの
内容を、分岐決定回路５によつて分岐条件の判別
として利用することが可能になり、従つてマイク
ロ・プログラムはスキヤン・アウト可能な任意の
ラツチの内容によつて分岐することができるよう
になる。
置の一実施例構成を示す。図中、１ないし６′は
それぞれ第１図における１ないし６′に対応し、
７はアドレス選択回路、８はアンド回路、９は内
部スキヤン・モード信号線、１０は外部スキヤ
ン・モード信号線、１１はアドレス信号線、１２
ないし１３はゲート回路を表わす。マイクロ命令
は、ラツチの読み出しまたはラツチの内容による
分岐のために、そのオペレーシヨンを指示するオ
ペレーシヨン・コードが用意され、またラツチの
アドレスを指定するオペランドが用意される。第
２図において、第１制御記憶アドレス・レジスタ
３が上記マイクロ命令を格納しているアドレスを
指示すると、上記マイクロ命令は命令レジスタ２
に取り込まれる。命令レジスタ２において、上記
オペレーシヨンを指示するオペレーシヨン・コー
ドは第２図図示のOPフイールドに相当し、ラツ
チのアドレスを指定するオペランドは第２図図示
のＡフイールドに相当する。Ａフイールドのラツ
チのアドレスは、アドレス選択回路７に入力され
る。アドレス選択回路７はアドレスがマイクロ・
プログラム制御装置側から入力されたものか、ま
たは他の外部の処理装置側から入力されたものか
を、例えば内部スキヤン・モード信号線９または
外部スキヤン・モード信号線１０の信号によつて
選別する。その後、アドレス選択回路７は、選別
したアドレスをもとに従来サービス・プロセツサ
SVPなどの外部の処理装置がスキヤン・アウトし
ていたのと同様のロジツクでスキヤン・アウトで
きるように、該ラツチのアドレスをスキヤン・ア
ウト回路の付いたラツチ群６に送り出す。スキヤ
ン・アウト回路は従来と同様にスキヤン・バス上
に指定されたラツチの情報を出力する。この出力
されたラツチの内容は、外部スキヤン・モード信
号によつて開かれるゲート１２または内部スキヤ
ン・モードによつて開かれるゲート１３を介し
て、要求元がサービス・プロセツサSVPなどの他
の外部の処理装置の場合にはその処理装置へのバ
ス上に送出され、要求元が該マイクロ・プログラ
ム制御装置であれば、例えば制御記憶などへのバ
ス上に送出される。この場合、第２図図示の如く
読み出したラツチの内容を直接分岐決定回路５に
送り出す。そうすれば、今読み出されたラツチの
内容を、分岐決定回路５によつて分岐条件の判別
として利用することが可能になり、従つてマイク
ロ・プログラムはスキヤン・アウト可能な任意の
ラツチの内容によつて分岐することができるよう
になる。
なおラツチのアドレスを構成するビツトが、既
存の１マイクロ命令の中に入りきれない場合に
は、例えばラツチのアドレスを上位部分と下位部
分に分割し、２マイクロ命令でアドレスを指定す
るようにして、最初の１マイクロ命令でラツチの
アドレスの上位部分をアドレス選択回路７に送出
し、次の１マイクロ命令でラツチのアドレスの下
位部分を続いてアドレス選択回路７に送出するよ
う構成してもよい。
存の１マイクロ命令の中に入りきれない場合に
は、例えばラツチのアドレスを上位部分と下位部
分に分割し、２マイクロ命令でアドレスを指定す
るようにして、最初の１マイクロ命令でラツチの
アドレスの上位部分をアドレス選択回路７に送出
し、次の１マイクロ命令でラツチのアドレスの下
位部分を続いてアドレス選択回路７に送出するよ
う構成してもよい。
また、もしラツチの内容を読み出すマイクロ命
令を発してから、そのラツチをスキヤン・アウト
した出力結果を得るまで、例えば数マイクロ命令
サイクルなどの一定の時間を要する場合には、ラ
ツチの内容を読み出すマイクロ命令を発した後、
自動的に数マイクロ命令の実行時間だけ次の命令
の実行を遅らせてスキヤン・アウトの出力と同期
をとるように、マイクロ命令のサブル−チンへ制
御を移行するように構成してもよい。第３図はこ
の時の本発明の一実施例であるマイクロ・プログ
ラム実行のタイム・チヤートを示している。図
中、ＩkおよびＳkはマイクロ命令、Ｔは１マイク
ロ命令サイクルを表わす。今、ラツチのアドレス
をマイクロ命令I1およびI2でもつて指定して、そ
のラツチの内容を読み出すものとする。マイクロ
命令I1およびI2が実行されると、アドレス選択回
路７が作動し、ラツチに付随するスキヤン・アウ
ト回路が動作を開始する。命令の制御はスキヤ
ン・アウト回路からの出力結果が得られるまでの
次のマイクロ命令I3の実行を抑止する必要がある
ことから、マイクロ命令I2の実行後、制御が自動
的にマイクロ命令のサブル−チンへ移行するよう
にし該サブル−チンの命令S1，S2……Ｓoを実行
して、スキヤン・アウト回路の出力結果を得るの
に充分な時間即ちｎ・Ｔ時間経過後に、マイクロ
命令I2の命令I3へ復帰するようにする。マイクロ
命令I3が今読み出したラツチの内容によつて分岐
する命令であるとすると、そのラツチの内容によ
り次のマイクロ命令I4またはI5が実行されること
になる。
令を発してから、そのラツチをスキヤン・アウト
した出力結果を得るまで、例えば数マイクロ命令
サイクルなどの一定の時間を要する場合には、ラ
ツチの内容を読み出すマイクロ命令を発した後、
自動的に数マイクロ命令の実行時間だけ次の命令
の実行を遅らせてスキヤン・アウトの出力と同期
をとるように、マイクロ命令のサブル−チンへ制
御を移行するように構成してもよい。第３図はこ
の時の本発明の一実施例であるマイクロ・プログ
ラム実行のタイム・チヤートを示している。図
中、ＩkおよびＳkはマイクロ命令、Ｔは１マイク
ロ命令サイクルを表わす。今、ラツチのアドレス
をマイクロ命令I1およびI2でもつて指定して、そ
のラツチの内容を読み出すものとする。マイクロ
命令I1およびI2が実行されると、アドレス選択回
路７が作動し、ラツチに付随するスキヤン・アウ
ト回路が動作を開始する。命令の制御はスキヤ
ン・アウト回路からの出力結果が得られるまでの
次のマイクロ命令I3の実行を抑止する必要がある
ことから、マイクロ命令I2の実行後、制御が自動
的にマイクロ命令のサブル−チンへ移行するよう
にし該サブル−チンの命令S1，S2……Ｓoを実行
して、スキヤン・アウト回路の出力結果を得るの
に充分な時間即ちｎ・Ｔ時間経過後に、マイクロ
命令I2の命令I3へ復帰するようにする。マイクロ
命令I3が今読み出したラツチの内容によつて分岐
する命令であるとすると、そのラツチの内容によ
り次のマイクロ命令I4またはI5が実行されること
になる。
以上説明した如く、本発明によれば大部分既存
の回路をそのまま利用することによつて、任意の
ラツチの内容を参照できるようになり、また任意
のラツチの状態をマイクロ命令の分岐条件とする
ことが可能となる。このことは、例えば従来故障
の診断などで異常の有無をチエツクしたり異常個
所を検出したりするために、必ずサービス・プロ
セツサSVPなどの外部の処理装置を介さなければ
ならなかつたのに対して、マイクロ・プログラム
制御装置が、自ら異常状態の点検を行うような自
己診断の機能を持つことができるようになつて有
用であるばかりでなく、少ないステツプで高速か
つ高度の処理を要求されるマイクロ・プログラミ
ング技術の向上に極めて役立つものと考えられ
る。特に、制御記憶に例えばリード・オンリ・メ
モリ（ROM）などで固定化するのではなく、ダ
イナミツクに書き換えて利用するようなマイク
ロ・プログラム制御装置の利用技術が進展しつつ
ある今日、将来的にも本発明は大きな役割を果す
ものと期待できる。
の回路をそのまま利用することによつて、任意の
ラツチの内容を参照できるようになり、また任意
のラツチの状態をマイクロ命令の分岐条件とする
ことが可能となる。このことは、例えば従来故障
の診断などで異常の有無をチエツクしたり異常個
所を検出したりするために、必ずサービス・プロ
セツサSVPなどの外部の処理装置を介さなければ
ならなかつたのに対して、マイクロ・プログラム
制御装置が、自ら異常状態の点検を行うような自
己診断の機能を持つことができるようになつて有
用であるばかりでなく、少ないステツプで高速か
つ高度の処理を要求されるマイクロ・プログラミ
ング技術の向上に極めて役立つものと考えられ
る。特に、制御記憶に例えばリード・オンリ・メ
モリ（ROM）などで固定化するのではなく、ダ
イナミツクに書き換えて利用するようなマイク
ロ・プログラム制御装置の利用技術が進展しつつ
ある今日、将来的にも本発明は大きな役割を果す
ものと期待できる。
第１図は従来のマイクロ・プログラム制御装置
の一例についての説明図、第２図は本発明のマイ
クロ・プログラム制御装置の一実施例構成、第３
図は本発明の一実施例であるマイクロ・プログラ
ム実行のタイム・チヤートを示す。 図中、１は制御記憶CS、２は命令レジスタ、
３ないし４は制御記憶アドレス・レジスタ、６は
スキヤン・アウト回路付きのラツチ群であつて
６′はその中の特定のラツチ、７はアドレス選択
回路、８はアンド回路、９は内部スキヤン・モー
ド信号線、１０は外部スキヤン・モード信号線、
１１はアドレス信号線、１２ないし１３はゲート
回路をそれぞれ表わす。
の一例についての説明図、第２図は本発明のマイ
クロ・プログラム制御装置の一実施例構成、第３
図は本発明の一実施例であるマイクロ・プログラ
ム実行のタイム・チヤートを示す。 図中、１は制御記憶CS、２は命令レジスタ、
３ないし４は制御記憶アドレス・レジスタ、６は
スキヤン・アウト回路付きのラツチ群であつて
６′はその中の特定のラツチ、７はアドレス選択
回路、８はアンド回路、９は内部スキヤン・モー
ド信号線、１０は外部スキヤン・モード信号線、
１１はアドレス信号線、１２ないし１３はゲート
回路をそれぞれ表わす。
Claims (1)
- 【特許請求の範囲】 １ 外部の処理装置から、装置内における各種ラ
ツチを、予め各ラツチに対応づけられたスキヤ
ン・アドレスにより、スキヤン・アウトするスキ
ヤン・アウト回路を備えたマイクロ・プログラム
制御装置において、 マイクロ命令によるスキヤン・アウト指示によ
り、当該マイクロ命令により発せられたスキヤ
ン・アドレスを、上記スキヤン・アウト回路に供
給する手段７と、 上記マイクロ命令によるスキヤン・アウト指示
により、上記スキヤン・アドレスに基づく上記ス
キヤン・アウト回路の出力を、マイクロ命令の分
岐条件を判定する分岐決定回路５に導く手段１３
とを備え、 上記スキヤン・アウト回路の出力により、マイ
クロ命令の分岐が行われるようにしたことを特徴
とするマイクロ・プログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14428480A JPS5769456A (en) | 1980-10-17 | 1980-10-17 | Microprogram controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14428480A JPS5769456A (en) | 1980-10-17 | 1980-10-17 | Microprogram controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5769456A JPS5769456A (en) | 1982-04-28 |
| JPS6136659B2 true JPS6136659B2 (ja) | 1986-08-19 |
Family
ID=15358491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14428480A Granted JPS5769456A (en) | 1980-10-17 | 1980-10-17 | Microprogram controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5769456A (ja) |
-
1980
- 1980-10-17 JP JP14428480A patent/JPS5769456A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5769456A (en) | 1982-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835733A (en) | Programmable access memory | |
| US4167779A (en) | Diagnostic apparatus in a data processing system | |
| JPH02232737A (ja) | パイプライン方式コンピューターシステムにおいてエラーを検出し訂正する方法及び装置 | |
| JPS646488B2 (ja) | ||
| JPS60175152A (ja) | 浮動小数点加速プロセツサの自己試験のための方法及び装置 | |
| DE68927292T2 (de) | Mikrorechner, geeignet zur Schnellverarbeitung eines Verzweigungsbefehlskodes | |
| JPS6319058A (ja) | メモリ装置 | |
| JPS6136659B2 (ja) | ||
| JPS5833965B2 (ja) | コンピュ−タ診断方法およびその装置 | |
| US4876645A (en) | Diagnostic system | |
| JP2597409B2 (ja) | マイクロコンピュータ | |
| EP0087314A2 (en) | Diagnostic system in a data processor | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPH0239812B2 (ja) | ||
| JPS645342B2 (ja) | ||
| JP3331599B2 (ja) | マイクロプログラム制御装置 | |
| JPS5822765B2 (ja) | 電子計算機システムにおけるプログラムロ−ド方式 | |
| JPS599756A (ja) | マイクロプログラム制御装置 | |
| JPS6223894B2 (ja) | ||
| JPS6042977B2 (ja) | 共通メモリ制御装置 | |
| JPS629939B2 (ja) | ||
| JPS6113612B2 (ja) | ||
| JPS59206946A (ja) | マイクロプログラム制御装置 | |
| JPS59167766A (ja) | メモリアクセス方式 | |
| JPS58186853A (ja) | 初期診断方式 |