JPS629939B2 - - Google Patents
Info
- Publication number
- JPS629939B2 JPS629939B2 JP54168112A JP16811279A JPS629939B2 JP S629939 B2 JPS629939 B2 JP S629939B2 JP 54168112 A JP54168112 A JP 54168112A JP 16811279 A JP16811279 A JP 16811279A JP S629939 B2 JPS629939 B2 JP S629939B2
- Authority
- JP
- Japan
- Prior art keywords
- request
- microprogram
- instruction
- diagnostic
- microinstruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は電子計算機等における診断方式に関
し、特にマイクロプログラムにより制御される中
央処理装置における診断方式に関する。
し、特にマイクロプログラムにより制御される中
央処理装置における診断方式に関する。
従来、電子計算機における診断処理、例えばソ
フトウエア上の正常性の検査、あるいはハードウ
エア上の機能の検査等は、電子計算機本来の機能
を果すためのハードウエアとは別に設けられた試
験用の装置を用いて行なうか、あるいは診断用プ
ログラム等のソフトウエアルーチンにより行なわ
れていた。例えばソフトウエア上の正常性を調べ
るための診断処理の一例としてのトレース処理は
別に設けたプログラム・トレーサーと称する装置
により行なわれ、中央処理装置が各命令を実行す
るごとに実行された命令のアドレス等をプログラ
ム・トレーサー内部のメモリに記憶し、その内容
を表示装置に表示する。また、トレース処理をソ
フトウエアルーチンにより行なう場合は中央処理
装置が一命令実行ごとに診断用ルーチンにジヤン
プしてトレース処理を行ないその後次の命令を実
行するという過程をくり返す。
フトウエア上の正常性の検査、あるいはハードウ
エア上の機能の検査等は、電子計算機本来の機能
を果すためのハードウエアとは別に設けられた試
験用の装置を用いて行なうか、あるいは診断用プ
ログラム等のソフトウエアルーチンにより行なわ
れていた。例えばソフトウエア上の正常性を調べ
るための診断処理の一例としてのトレース処理は
別に設けたプログラム・トレーサーと称する装置
により行なわれ、中央処理装置が各命令を実行す
るごとに実行された命令のアドレス等をプログラ
ム・トレーサー内部のメモリに記憶し、その内容
を表示装置に表示する。また、トレース処理をソ
フトウエアルーチンにより行なう場合は中央処理
装置が一命令実行ごとに診断用ルーチンにジヤン
プしてトレース処理を行ないその後次の命令を実
行するという過程をくり返す。
しかしながら、前記従来形においては、診断処
理のために試験用の装置を設ける必要があり、さ
らにこれに伴ない該試験用の装置と中央処理装置
等とを結ぶ診断用のインターフエースが必要とさ
れるため電子計算機等の装置の構成が複雑になる
という不都合があり、また診断処理をソフトウエ
アルーチンにより行なう場合には診断処理のため
に本来の計算処理の速度がかなり低下するという
不都合があつた。
理のために試験用の装置を設ける必要があり、さ
らにこれに伴ない該試験用の装置と中央処理装置
等とを結ぶ診断用のインターフエースが必要とさ
れるため電子計算機等の装置の構成が複雑になる
という不都合があり、また診断処理をソフトウエ
アルーチンにより行なう場合には診断処理のため
に本来の計算処理の速度がかなり低下するという
不都合があつた。
本発明の目的は前記従来形における問題点にか
んがみ、マイクロプログラムにより制御される中
央処理装置を有する電子計算機等において、各命
令の間の時間を使用しマイクロプログラムにより
診断を行なうという構想にもとづき、特別の試験
用装置および診断用インタフエースを要せず簡単
な構成で迅速な診断が可能であり、かつマイクロ
プログラムのみの変更により診断方法、内容等を
容易に変更することが可能な診断方式を提供する
ことにある。
んがみ、マイクロプログラムにより制御される中
央処理装置を有する電子計算機等において、各命
令の間の時間を使用しマイクロプログラムにより
診断を行なうという構想にもとづき、特別の試験
用装置および診断用インタフエースを要せず簡単
な構成で迅速な診断が可能であり、かつマイクロ
プログラムのみの変更により診断方法、内容等を
容易に変更することが可能な診断方式を提供する
ことにある。
本発明においては、マイクロプログラムにより
制御される蓄積プログラム制御方式の中央処理装
置において、実行されるべきプログラムを貯蔵す
る主メモリ、該主メモリに貯蔵されるプログラム
を置数する命令レジスタ、該命令レジスタに置数
された命令に対応するマイクロプログラムに対応
するアドレス情報を送出するマツプメモリ、該ア
ドレス情報を受けて制御メモリに貯蔵されるマイ
クロプログラムの各マイクロ命令情報を制御メモ
リ用命令レジスタに送出する制御を行なうシーケ
ンサを用い、該命令の各々はそれぞれ対応するマ
イクロプログラムにより構成され、該マイクロプ
ログラムの各々のマイクロ命令のアドレスが順次
シーケンサにセツトされ、該シーケンサの指示す
るアドレスごとに該マイクロ命令が制御メモリか
ら制御メモリ用命令レジスタに読出されて実行さ
れ、各命令のそれぞれ対応するマイクロプログラ
ムの中の最後に診断要求、ストツプ要求、割込み
要求、またはホールト要求の有無をテストするテ
スト形式のマイクロ命令を備え、それにより各命
令のそれぞれ対応するマイクロプログラムの終了
時に診断要求、ストツプ要求、割込み要求、また
はホールト要求のいずれかが発生すれば該テスト
形式のマイクロ命令により該要求が診断要求か、
ストツプ要求か、割込み要求か、またはホールト
要求かをテストするテストルーチンへジヤンプ
し、該要求が診断要求ならば該テストルーチンか
ら対応する診断処理用マイクロプログラムへジヤ
ンプし、その実行後該テスト形式のマイクロ命令
以降のマイクロ命令が実行されるようになつてい
ることを特徴とする診断方式が提供される。
制御される蓄積プログラム制御方式の中央処理装
置において、実行されるべきプログラムを貯蔵す
る主メモリ、該主メモリに貯蔵されるプログラム
を置数する命令レジスタ、該命令レジスタに置数
された命令に対応するマイクロプログラムに対応
するアドレス情報を送出するマツプメモリ、該ア
ドレス情報を受けて制御メモリに貯蔵されるマイ
クロプログラムの各マイクロ命令情報を制御メモ
リ用命令レジスタに送出する制御を行なうシーケ
ンサを用い、該命令の各々はそれぞれ対応するマ
イクロプログラムにより構成され、該マイクロプ
ログラムの各々のマイクロ命令のアドレスが順次
シーケンサにセツトされ、該シーケンサの指示す
るアドレスごとに該マイクロ命令が制御メモリか
ら制御メモリ用命令レジスタに読出されて実行さ
れ、各命令のそれぞれ対応するマイクロプログラ
ムの中の最後に診断要求、ストツプ要求、割込み
要求、またはホールト要求の有無をテストするテ
スト形式のマイクロ命令を備え、それにより各命
令のそれぞれ対応するマイクロプログラムの終了
時に診断要求、ストツプ要求、割込み要求、また
はホールト要求のいずれかが発生すれば該テスト
形式のマイクロ命令により該要求が診断要求か、
ストツプ要求か、割込み要求か、またはホールト
要求かをテストするテストルーチンへジヤンプ
し、該要求が診断要求ならば該テストルーチンか
ら対応する診断処理用マイクロプログラムへジヤ
ンプし、その実行後該テスト形式のマイクロ命令
以降のマイクロ命令が実行されるようになつてい
ることを特徴とする診断方式が提供される。
以下図面を用いて本発明の実施例を説明する。
マイクロプログラム制御方式の中央処理装置にお
いては第１図ａに示されるように各命令I1，I2，
I3，…はマイクロ命令により構成され、例えば命
令I1はマイクロ命令M1，M2，M3，…，ＭT1によ
り構成される。各命令I1，I2，I3，…は各々の命
令の最後のマイクロ命令（命令I1においてはマイ
クロ命令ＭT1）がテスト形命令になつており、こ
のテスト形命令によつてSTOP（ストツプ）、割
込みあるいはHALT（ホールト）の要求の有無を
検査し、要求があれば第１図ｂに示すようにその
要求に対する処理（割込み処理等）Ｒを行ない、
該処理の終了後再び次の命令の処理を行なう。こ
の場合、上述の各要求は例えば操作卓のスイツチ
操作により、あるいは上位装置からの命令により
行なわれる。本発明においては、このテスト形命
令により診断要求の有無のテストをも行ないマイ
クロ命令による診断を実行する。即ち、各命令の
最後のマイクロ命令により各命令ごとに、第２図
に示されるように、要求の有無およびもし要求が
あるとすればその要求は診断要求かSTOP要求か
割込み要求かあるいはHALT要求かをテストす
る。このテストの結果もし要求がなければ次の命
令にジヤンプし、要求がある場合はその要求の種
類に応じた処理を実行後次の命令にジヤンプす
る。したがつて、本発明の方式により診断処理例
えばプログラム・トレース処理が行なわれる場合
には第１図ｃに示されるように各命令I1，I2，…
の実行ごとに各命令の最後のテスト用マイクロ命
令ＭT1，ＭT2，…によりトレース処理が要求され
ていることが判定され、各命令I1，I2，…の実行
後にマイクロプログラムによるトレース処理ルー
チンＴにジヤンプする。トレース処理ルーチンに
おいては、例えば実行された命令の記憶されてい
るメモリアドレスあるいは各レジスタの内容等を
主メモリーの空きエリアに記憶させ、または表示
装置に表示する。
マイクロプログラム制御方式の中央処理装置にお
いては第１図ａに示されるように各命令I1，I2，
I3，…はマイクロ命令により構成され、例えば命
令I1はマイクロ命令M1，M2，M3，…，ＭT1によ
り構成される。各命令I1，I2，I3，…は各々の命
令の最後のマイクロ命令（命令I1においてはマイ
クロ命令ＭT1）がテスト形命令になつており、こ
のテスト形命令によつてSTOP（ストツプ）、割
込みあるいはHALT（ホールト）の要求の有無を
検査し、要求があれば第１図ｂに示すようにその
要求に対する処理（割込み処理等）Ｒを行ない、
該処理の終了後再び次の命令の処理を行なう。こ
の場合、上述の各要求は例えば操作卓のスイツチ
操作により、あるいは上位装置からの命令により
行なわれる。本発明においては、このテスト形命
令により診断要求の有無のテストをも行ないマイ
クロ命令による診断を実行する。即ち、各命令の
最後のマイクロ命令により各命令ごとに、第２図
に示されるように、要求の有無およびもし要求が
あるとすればその要求は診断要求かSTOP要求か
割込み要求かあるいはHALT要求かをテストす
る。このテストの結果もし要求がなければ次の命
令にジヤンプし、要求がある場合はその要求の種
類に応じた処理を実行後次の命令にジヤンプす
る。したがつて、本発明の方式により診断処理例
えばプログラム・トレース処理が行なわれる場合
には第１図ｃに示されるように各命令I1，I2，…
の実行ごとに各命令の最後のテスト用マイクロ命
令ＭT1，ＭT2，…によりトレース処理が要求され
ていることが判定され、各命令I1，I2，…の実行
後にマイクロプログラムによるトレース処理ルー
チンＴにジヤンプする。トレース処理ルーチンに
おいては、例えば実行された命令の記憶されてい
るメモリアドレスあるいは各レジスタの内容等を
主メモリーの空きエリアに記憶させ、または表示
装置に表示する。
第３図に本発明の診断方式を実行するためのマ
イクロプログラム制御装置の概略を示す。第３図
において、主記憶装置（図示せず）から命令が命
令レジスタ１に読出され、該命令に対応するマイ
クロプログラムの制御記憶装置４上のアドレスが
マツプメモリ２から読出されてシーケンサ３にセ
ツトされる。制御記憶装置４には各命令に対応す
るマイクロプログラムが格納されており、該マイ
クロプログラムを構成する各マイクロ命令はシー
ケンサ３により指示される番地のマイクロ命令ご
とに制御メモリ用命令レジスタ（以後CMレジス
タと称する）５に読出されて実行される。第３図
においてはCMレジスタ５に前述のテスト形マイ
クロ命令が読出された状態が表示されており、し
たがつてCMレジスタ５に接続されているハード
ウエアもこのテスト形マイクロ命令の実行に必要
なものだけが概略的に示されている。テスト形マ
イクロ命令は操作部Ｆ、テスト部Ｔ、ジヤンプア
ドレス部JAおよびシーケンスモード部SQM等か
ら構成され、操作部Ｆの内容は論理演算ユニツト
６に送られ、該マイクロ命令によつて実行される
動作の指示をハードウエア各部に与える。テスト
部Ｔは診断、STOP、割込みあるいはHALT等の
要求があるかどうかのテストを行なう必要がある
かどうかを指示するビツトであり、このビツトが
１であれば該要求のテストを行なう必要があるこ
とを示している。即ち、このビツトが１であれば
アンドゲート８が開かれ、オアゲート７からの出
力を通過させる。オアゲート７の各入力には
STOP要求信号線Ｓ、割込要求信号線Ｉ、HALT
要求信号線Ｈとともに診断要求信号線Ｄが接続さ
れ、これらの各信号線の電圧レベルは対応する要
求がある場合に“１”レベルになる。シーケンス
モード部SQMは次命令を実行するか（SQM＝
０）、あるいは上記のいずれかの要求がある場合
にジヤンプアドレス部JAの指示するアドレスに
ジヤンプするか（SQM＝１）を示すビツトであ
り、テスト用マイクロ命令の場合は１になつてい
る。したがつて、例えば診断要求がある場合は診
断要求信号線８が“１”レベルになり、それに応
じてオアゲート７の出力が“１”レベルになる。
このときテスト部Ｔが１であればアンドゲート８
が開いているため該アンドゲート８の出力は
“１”レベルになり、シーケンスモード部SQMが
１であればナンドゲート９の出力は“０”レベル
になる。ナンドゲート９の出力はシーケンサ３の
切換制御入力３１に接続されており、シーケンサ
３は該切換制御入力３１に“１”レベルの電圧が
印加された場合はマツプメモリ２からのデータを
読込み、“０”レベルの電圧が印加された場合は
CMレジスタ５のジヤンプアドレス部JAからのデ
ータを読込む。したがつて、上述のようにナンド
ゲート９の出力が“０”レベルになつた場合は、
ジヤンプアドレス部JAの内容データがシーケン
サ３に読込まれるためジヤンプアドレス部JAで
示されるアドレスにジヤンプする。該アドレスか
ら診断用マイクロプログラム例えばトレース処理
ルーチンが格納されており、したがつて診断処理
が実行される。診断処理の終了後はシーケンサ３
にマツプメモリ２の内容が読込まれ次命令を実行
する。これに対し、診断要求その他の要求がない
場合はオアゲート７の出力は“０”レベルになつ
ており、したがつてアンドゲート８の出力は
“０”レベル、ナンドゲート９の出力は“１”レ
ベルになるためシーケンサ３はマツプメモリ２か
らのデータを読込むから、次の命令が実行され
る。
イクロプログラム制御装置の概略を示す。第３図
において、主記憶装置（図示せず）から命令が命
令レジスタ１に読出され、該命令に対応するマイ
クロプログラムの制御記憶装置４上のアドレスが
マツプメモリ２から読出されてシーケンサ３にセ
ツトされる。制御記憶装置４には各命令に対応す
るマイクロプログラムが格納されており、該マイ
クロプログラムを構成する各マイクロ命令はシー
ケンサ３により指示される番地のマイクロ命令ご
とに制御メモリ用命令レジスタ（以後CMレジス
タと称する）５に読出されて実行される。第３図
においてはCMレジスタ５に前述のテスト形マイ
クロ命令が読出された状態が表示されており、し
たがつてCMレジスタ５に接続されているハード
ウエアもこのテスト形マイクロ命令の実行に必要
なものだけが概略的に示されている。テスト形マ
イクロ命令は操作部Ｆ、テスト部Ｔ、ジヤンプア
ドレス部JAおよびシーケンスモード部SQM等か
ら構成され、操作部Ｆの内容は論理演算ユニツト
６に送られ、該マイクロ命令によつて実行される
動作の指示をハードウエア各部に与える。テスト
部Ｔは診断、STOP、割込みあるいはHALT等の
要求があるかどうかのテストを行なう必要がある
かどうかを指示するビツトであり、このビツトが
１であれば該要求のテストを行なう必要があるこ
とを示している。即ち、このビツトが１であれば
アンドゲート８が開かれ、オアゲート７からの出
力を通過させる。オアゲート７の各入力には
STOP要求信号線Ｓ、割込要求信号線Ｉ、HALT
要求信号線Ｈとともに診断要求信号線Ｄが接続さ
れ、これらの各信号線の電圧レベルは対応する要
求がある場合に“１”レベルになる。シーケンス
モード部SQMは次命令を実行するか（SQM＝
０）、あるいは上記のいずれかの要求がある場合
にジヤンプアドレス部JAの指示するアドレスに
ジヤンプするか（SQM＝１）を示すビツトであ
り、テスト用マイクロ命令の場合は１になつてい
る。したがつて、例えば診断要求がある場合は診
断要求信号線８が“１”レベルになり、それに応
じてオアゲート７の出力が“１”レベルになる。
このときテスト部Ｔが１であればアンドゲート８
が開いているため該アンドゲート８の出力は
“１”レベルになり、シーケンスモード部SQMが
１であればナンドゲート９の出力は“０”レベル
になる。ナンドゲート９の出力はシーケンサ３の
切換制御入力３１に接続されており、シーケンサ
３は該切換制御入力３１に“１”レベルの電圧が
印加された場合はマツプメモリ２からのデータを
読込み、“０”レベルの電圧が印加された場合は
CMレジスタ５のジヤンプアドレス部JAからのデ
ータを読込む。したがつて、上述のようにナンド
ゲート９の出力が“０”レベルになつた場合は、
ジヤンプアドレス部JAの内容データがシーケン
サ３に読込まれるためジヤンプアドレス部JAで
示されるアドレスにジヤンプする。該アドレスか
ら診断用マイクロプログラム例えばトレース処理
ルーチンが格納されており、したがつて診断処理
が実行される。診断処理の終了後はシーケンサ３
にマツプメモリ２の内容が読込まれ次命令を実行
する。これに対し、診断要求その他の要求がない
場合はオアゲート７の出力は“０”レベルになつ
ており、したがつてアンドゲート８の出力は
“０”レベル、ナンドゲート９の出力は“１”レ
ベルになるためシーケンサ３はマツプメモリ２か
らのデータを読込むから、次の命令が実行され
る。
なお、上述の診断処理の内容は診断用マイクロ
プログラムの変更のみにより変更することができ
るので、診断処理としてはトレース処理に限らず
ハードウエアの試験処理等種々の診断処理を行な
うことができる。また、診断要求は人間が操作す
るスイツチからの要求、あるいは命令によつて制
御するＦ／Ｆの出力でも良くそれらの組合せ論理
でもよい。さらに、診断要求の有無をテストする
マイクロ命令は各命令毎に置く必要はなく要求の
発生した際に実行するマイクロプログラム内でも
よい。
プログラムの変更のみにより変更することができ
るので、診断処理としてはトレース処理に限らず
ハードウエアの試験処理等種々の診断処理を行な
うことができる。また、診断要求は人間が操作す
るスイツチからの要求、あるいは命令によつて制
御するＦ／Ｆの出力でも良くそれらの組合せ論理
でもよい。さらに、診断要求の有無をテストする
マイクロ命令は各命令毎に置く必要はなく要求の
発生した際に実行するマイクロプログラム内でも
よい。
本発明によれば、マイクロプログラム制御方式
の中央処理装置において、各命令の間の時間を利
用しマイクロプログラムにより診断処理を行なう
から、特別の試験用装置および診断用インタフエ
ース等を要せず、簡単な構成で迅速な診断が可能
であり、かつマイクロプログラムの変更のみによ
り容易に診断方法、内容等の変更が可能である。
の中央処理装置において、各命令の間の時間を利
用しマイクロプログラムにより診断処理を行なう
から、特別の試験用装置および診断用インタフエ
ース等を要せず、簡単な構成で迅速な診断が可能
であり、かつマイクロプログラムの変更のみによ
り容易に診断方法、内容等の変更が可能である。
第１図は、本発明の診断方式を実行するための
マイクロプログラム制御方式の中央処理装置にお
ける各命令の処理過程を示す時間的説明図、第２
図は、本発明の診断方式におけるテスト用マイク
ロ命令による処理過程の概略を示すフローチヤー
ト、そして第３図は、本発明の診断方式を実行す
るためのマイクロプログラム制御装置の一例を示
す概略的ブロツク回路図である。 １…命令レジスタ、２…マツプメモリ、３…シ
ーケンサ、４…制御メモリ、５…制御メモリ用命
令レジスタ、６…論理演算ユニツト、７…オアゲ
ート、８…アンドゲート、９…ナンドゲート、３
１…切換制御入力。
マイクロプログラム制御方式の中央処理装置にお
ける各命令の処理過程を示す時間的説明図、第２
図は、本発明の診断方式におけるテスト用マイク
ロ命令による処理過程の概略を示すフローチヤー
ト、そして第３図は、本発明の診断方式を実行す
るためのマイクロプログラム制御装置の一例を示
す概略的ブロツク回路図である。 １…命令レジスタ、２…マツプメモリ、３…シ
ーケンサ、４…制御メモリ、５…制御メモリ用命
令レジスタ、６…論理演算ユニツト、７…オアゲ
ート、８…アンドゲート、９…ナンドゲート、３
１…切換制御入力。
Claims (1)
- １ マイクロプログラムにより制御される蓄積プ
ログラム制御方式の中央処理装置において、実行
されるべきプログラムを貯蔵する主メモリ、該主
メモリに貯蔵されるプログラムを置数する命令レ
ジスタ、該命令レジスタに置数された命令に対応
するマイクロプログラムに対応するアドレス情報
を送出するマツプメモリ、該アドレス情報を受け
て制御メモリに貯蔵されるマイクロプログラムの
各マイクロ命令情報を制御メモリ用命令レジスタ
に送出する制御を行なうシーケンサを用い、該命
令の各々はそれぞれ対応するマイクロプログラム
により構成され、該マイクロプログラムの各々の
マイクロ命令のアドレスが順次シーケンサにセツ
トされ、該シーケンサの指示するアドレスごとに
該マイクロ命令が制御メモリから制御メモリ用命
令レジスタに読出されて実行され、各命令のそれ
ぞれ対応するマイクロプログラムの中の最後に診
断要求、ストツプ要求、割込み要求、またはホー
ルト要求の有無をテストするテスト形式のマイク
ロ命令を備え、それにより各命令のそれぞれ対応
するマイクロプログラムの終了時に診断要求、ス
トツプ要求、割込み要求、またはホールト要求の
いずれかが発生すれば該テスト形式のマイクロ命
令により該要求が診断要求か、ストツプ要求か、
割込み要求か、またはホールト要求かをテストす
るテストルーチンへジヤンプし、該要求が診断要
求ならば該テストルーチンから対応する診断処理
マイクロプログラムへジヤンプし、その実行後該
テスト形式のマイクロ命令以降のマイクロ命令が
実行されるようになつていることを特徴とする診
断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16811279A JPS5692647A (en) | 1979-12-26 | 1979-12-26 | Diagnosis system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16811279A JPS5692647A (en) | 1979-12-26 | 1979-12-26 | Diagnosis system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5692647A JPS5692647A (en) | 1981-07-27 |
| JPS629939B2 true JPS629939B2 (ja) | 1987-03-03 |
Family
ID=15862068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16811279A Granted JPS5692647A (en) | 1979-12-26 | 1979-12-26 | Diagnosis system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5692647A (ja) |
-
1979
- 1979-12-26 JP JP16811279A patent/JPS5692647A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5692647A (en) | 1981-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5751942A (en) | Trace event detection during trace enable transitions | |
| US8584097B2 (en) | Post-execution software debugger with event display | |
| EP0111952B1 (en) | Verification of a processor architecture having a partial instruction set | |
| US6421813B1 (en) | Method and apparatus for providing visibility and control over components within a programmable logic circuit for emulation purposes | |
| JPS629939B2 (ja) | ||
| JPS6047611B2 (ja) | マイクロプログラム制御方式 | |
| JPS6225213B2 (ja) | ||
| Davidson et al. | Testing of microprograms using the lockheed SUE microinstruction simulator | |
| KR200181133Y1 (ko) | 중앙 처리 장치 | |
| JPS5834854B2 (ja) | 情報処理装置 | |
| JPS59202546A (ja) | デバツグ装置 | |
| JPS6129949A (ja) | マイクロプロセツサ保守方式 | |
| JPS62192824A (ja) | 処理装置アクセス方式 | |
| JPS6212528B2 (ja) | ||
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS584458A (ja) | システム試験方式 | |
| JPS6214240A (ja) | プログラム検査方式 | |
| JPS58121459A (ja) | 電子計算機のサ−ビスプロセツサ | |
| JPS6244299B2 (ja) | ||
| JPS6326416B2 (ja) | ||
| JPH0587850B2 (ja) | ||
| JPS63111547A (ja) | メモリ制御方式 | |
| JPH0239812B2 (ja) | ||
| JPS60195641A (ja) | マイクロプログラム制御装置 | |
| JPS59151247A (ja) | 情報処理装置の試験装置 |