JPS6326416B2 - - Google Patents

Info

Publication number
JPS6326416B2
JPS6326416B2 JP58157353A JP15735383A JPS6326416B2 JP S6326416 B2 JPS6326416 B2 JP S6326416B2 JP 58157353 A JP58157353 A JP 58157353A JP 15735383 A JP15735383 A JP 15735383A JP S6326416 B2 JPS6326416 B2 JP S6326416B2
Authority
JP
Japan
Prior art keywords
diagnostic
storage means
microprogram
micro
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58157353A
Other languages
English (en)
Other versions
JPS6049442A (ja
Inventor
Kyoichi Tabata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP58157353A priority Critical patent/JPS6049442A/ja
Publication of JPS6049442A publication Critical patent/JPS6049442A/ja
Publication of JPS6326416B2 publication Critical patent/JPS6326416B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 発明の属する技術分野 本発明はマイクロプログラム制御装置を有する
データ処理装置のマイクロ診断方式に関する。
従来技術 従来、マイクロプログラム制御装置により制御
されるデータ処理装置の診断を行なう場合、あら
かじめ作成された診断用マイクロプログラムをマ
イクロプログラム制御装置にロードすることによ
りマイクロ診断を行なつている。したがつて、通
常処理のマイクロプログラムと診断用マイクロプ
ログラムとの両方を作成する必要がある。
一般に精度の高い診断用マイクロプログラムを
作成するためにはできるだけ通常処理マイクロプ
ログラムと同等の動作を行なわせることが要求さ
れる。そのためには通常処理マイクロプログラム
を作成するに等しい時間と労力がかかつてしまう
という欠点がある。
発明の目的 本発明の目的は上記欠点を解決し、通常処理マ
イクロプログラムを診断用マイクロプログラムと
して使用できるようにしたマイクロ診断方式を提
供することにある。
発明の構成 診断処理装置により診断されるマイクロプログ
ラム制御型データ処理装置のマイクロ診断を行な
うマイクロ診断方式において、 一連のマイクロ命令語を格納しているマイクロ
命令語格納手段と、該マイクロ命令語格納手段か
ら読み出されたマイクロ命令語を一時格納する一
時格納手段と、該マイクロ命令語格納手段の読み
出しアドレスを指示するマイクロ命令語読み出し
アドレス格納手段と、マイクロ診断時に使用する
診断用分岐アドレスを格納する診断用分岐アドレ
ス格納手段と、該診断用分岐アドレス格納手段の
内容を該マイクロ命令語読み出しアドレス格納手
段に移送することを有効にする診断モード設定手
段とを具備し前記診断処理装置から、前記マイク
ロ命令語格納手段に格納されているマイクロプロ
グラムの任意の開始アドレスを、前記マイクロ命
令語読み出しアドレス格納手段に格納し、マイク
ロプログラム開始指示を出力し、マイクロプログ
ラムの実行段階においてマイクロ命令語の特定の
フイールドに診断用コマンドが出現した時、前記
診断モード設定手段により設定された前記診断用
分岐アドレス格納手段の内容がマイクロ命令語読
み出しアドレス格納手段に移送されることによ
り、マイクロ診断用後処理マイクロプログラムの
アドレスに分岐し、前記診断処理装置へマイクロ
プログラムの実行結果を報告することを特徴とす
る。
発明の実施例 次に本発明について図面を参照して詳細に説明
する。
第1図を参照すると、本発明の適用されるシス
テムは、診断処理装置1とマイクロプログラム制
御装置3を含む被診断データ処理装置2とから構
成されている。
第2図を参照すると、本発明の一実施例は、診
断処理装置4、マイクロ命令語格納装置5、マイ
クロ命令語格納レジスタ6、マイクロ命令語読出
しアドレスレジスタ7、マイクロ診断用分岐先ア
ドレスレジスタ8、診断モードビツトフリツプフ
ロツプ9、およびスタツクポインタレジスタ10
から構成されている。
第1図を参照すると、本発明の適用されるシス
テムは診断処理装置1とマイクロプログラム制御
装置3を含む被診断データ処理装置2とから構成
されている。
次に本発明の一実施例の動作を詳細に説明す
る。一連のマイクロ命令語を格納しているマイク
ロ命令語格納装置5(CS)から、マイクロ命令
語読み出しアドレスを格納しているマイクロ命令
語読み出しアドレスレジスタ7(CSA)により
指定されたマイクロ命令語がマイクロ命令語格納
レジスタ6(CSR)に格納される。アドレスレ
ジスタ7への格納情報として、現マイクロ命令語
の読み出しアドレス情報+1番地のアドレスと、
条件分岐命令あるいは分岐命令等の分岐先アドレ
スと、サブルーチンコール命令やリターン命令時
に使用される戻りアドレス情報が格納されている
スタツクポインタレジスタ10内のアドレス情
報、および本発明により設けられたマイクロ診断
用分岐先アドレスレジスタ8からのアドレス情報
等が格納される。
これらのアドレスレジスタ7への格納アドレス
情報の選択は第3図に示すマイクロ命令語の一部
であるシーケンス制御コマンド部、またはハード
ウエア制御コマンド部により選択される。ここで
シーケンス制御コマンド部により選択するか、ハ
ードウエア制御コマンド部により選択するかは診
断モードビツトフリツプフロツプ9の内容により
制御されるがハードウエア制御コマンド部により
選択されうるのは、診断用分岐アドレス情報を格
納している診断用分岐アドレスレジスタ8の診断
用分岐アドレス情報のみである。
以上説明した機能を用いることにより通常処理
マイクロプログラムを、診断用マイクロプログラ
ムとして使用することが可能となる。
一般に診断用マイクロプログラムはハードウエ
アの正常性を診断するとともに、ハードウエアの
故障箇所をも指摘できなければ効果がないために
第1段階としてハードウエアの機能毎の診断マイ
クロプログラムを実行する。
ハードウエアの機能毎とは例えば、演算機能
部、命令制御機能部、および記憶制御機能部等で
ある。
次に第2段階としてこれらの機能部が正常だと
わかると、命令レベルの診断プログラムを実行
し、前記機能毎のマイクロ診断で診断できなかつ
た部分を診断していくという、いわゆるスタート
スモール方式の診断手順である。ここで前者の方
は通常処理マイクロプログラムの機能処理部分を
抜き出して実行させることで実現でき、後者の方
はまさに通常処理マイクロプログラムと同等の動
作を実行するということになる。
しかし診断マイクロプログラムの性質としてハ
ードウエアの故障箇所を機能単位のレベルまで指
摘しなければ効果が無いために、ある処理単位毎
に診断処理装置4へ正常終了、または異常終了の
報告をしなければならない。
すなわち、通常処理マイクロプログラムを診断
用マイクロプログラムとして使用するためには、
通常処理マイクロプログラムの流れを、診断用マ
イクロプログラムの流れに変える必要が生じてく
る。
本発明では、診断処理装置4からの指示により
通常処理マイクロプログラムの流れを診断用マイ
クロプログラムとしての流れに変えることを可能
とした。
第4図を参照すると、まず診断処理装置4から
診断モードビツトフリツプフロツプ9の内容を信
号線50の信号により“1”に設定する。次に診
断用分岐アドレス情報を信号線51を介して診断
用分岐アドレスレジスタ8に格納する。
この診断用分岐アドレス情報は通常処理マイク
ロプログラムの流れを診断用マイクロプログラム
の流れに変えるところのアドレスレジスタ7のア
ドレス情報であり、通常処理マイクロプログラム
作成時には、このマイクロ命令語アドレス情報に
より読み出されるべきマイクロ命令語のハードウ
エア制御コマンド部に、診断モードビツト9が
“1”の時に診断用分岐アドレスレジスタ8の情
報が信号線53を介して前記アドレスレジスタ7
に格納することを指示する診断用分岐コマンドを
ハードウエア制御コマンド部に入れておけばよ
い。ただしこのハードウエア制御コマンドは診断
モードビツト9が“0”のときにはノーオペレー
シヨン(NOP)動作を行なうようにハードウエ
ア制御コマンドとして予じめマイクロ命令語を定
義しておけばよい。
次に診断開始アドレス情報を信号線52を介し
てアドレスレジスタ7に格納し、マイクロプログ
ラム開始指示を出すことによつて通常処理マイク
ロプログラムが、ハードウエア制御コマンド部に
診断用分岐コマンドが出現するまで、マイクロ命
令語のシーケンス制御コマンド部の制御の元に実
行される。
ハードウエア制御コマンド部に診断用分岐コマ
ンドが出現すると、診断モードビツトが“1”で
あるために診断用分岐アドレスレジスタ8の診断
用分岐アドレス情報が信号線53を介して前記ア
ドレスレジスタ7に格納されマイクロ命令語格納
装置5の中に予じめ格納されている診断用後処理
マイクロプログラムのアドレスに分岐する。
この診断用後処理マイクロプログラムの処理の
中で診断処理装置4への正常終了、あるいは異常
終了の報告処理を行なう。
本報告を受け取つた診断処理装置4は本報告に
従つた処理を行ない次の診断開始アドレス情報を
信号線52を介して前記アドレスレジスタ7に設
定し再びマイクロプログラム開始指示を出す。以
上のことを繰り返すことにより通常処理マイクロ
プログラムを診断用マイクロプログラムとして使
用することが可能となる。
発明の効果 本発明にはマイクロプログラム制御装置に診断
用分岐アドレスレジスタと診断モードビツトを設
けることにより通常処理マイクロプログラムを診
断用マイクロプログラムとして使用できることに
より診断用マイクロプログラム作成に要する多大
の工数と時間を削減できるという効果がある。
【図面の簡単な説明】
第1図は本発明を適用するシステムを示す図、
第2図は本発明の一実施例を示す図、第3図はマ
イクロ命令語の構成を示す図、および第4図は本
発明における動作を説明するための図である。 第1図および第2図において、1…診断処理装
置、2…被診断データ処理装置、3…マイクロプ
ログラム制御装置、4…診断処理装置、5…マイ
クロ命令語格納装置、6…マイクロ命令語格納レ
ジスタ、7…マイクロ命令語読み出しアドレスレ
ジスタ、8…診断用分岐アドレスレジスタ、9…
診断モードビツト、10…戻りアドレスレジス
タ、50,51,52,53…信号線。

Claims (1)

  1. 【特許請求の範囲】 1 診断処理装置によりマイクロプログラム制御
    装置を含むデータ処理装置のマイクロ診断を行な
    うマイクロ診断方式において、 一連のマイクロ命令語を格納するマイクロ命令
    語格納手段と、 該マイクロ命令語格納手段の読み出しアドレス
    を格納するマイクロ命令語読み出しアドレス格納
    手段と、 該マイクロ命令語読み出しアドレス格納手段に
    より読み出されたマイクロ命令語を一時格納する
    一時格納手段と、 マイクロ診断時に使用する診断用分岐アドレス
    を格納する診断用分岐アドレス格納手段と、 該診断用分岐アドレス格納手段の内容を該マイ
    クロ命令語読み出しアドレス格納手段に移送する
    ことを有効にする診断モード設定手段とを具備し 前記診断処理装置から前記マイクロ命令語格納
    手段に格納されているマイクロプログラムの任意
    の開始アドレスを前記マイクロ命令語読み出しア
    ドレス格納手段に格納しマイクロプログラム開始
    指示を出力し、マイクロプログラムの実行段階に
    おいてマイクロ命令語の特定のフイールドに診断
    用コマンドが出現した時、前記診断モード設定手
    段により設定された前記診断用分岐アドレス格納
    手段の内容がマイクロ命令語読み出しアドレス格
    納手段に移送されることにより、マイクロ診断用
    後処理マイクロプログラムのアドレスに分岐し、
    前記診断処理装置へマイクロプログラムの実行結
    果を報告することを特徴とするマイクロ診断方
    式。
JP58157353A 1983-08-29 1983-08-29 マイクロ診断方式 Granted JPS6049442A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58157353A JPS6049442A (ja) 1983-08-29 1983-08-29 マイクロ診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58157353A JPS6049442A (ja) 1983-08-29 1983-08-29 マイクロ診断方式

Publications (2)

Publication Number Publication Date
JPS6049442A JPS6049442A (ja) 1985-03-18
JPS6326416B2 true JPS6326416B2 (ja) 1988-05-30

Family

ID=15647816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58157353A Granted JPS6049442A (ja) 1983-08-29 1983-08-29 マイクロ診断方式

Country Status (1)

Country Link
JP (1) JPS6049442A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05233352A (ja) * 1992-02-19 1993-09-10 Nec Corp マイクロプロセッサ

Also Published As

Publication number Publication date
JPS6049442A (ja) 1985-03-18

Similar Documents

Publication Publication Date Title
EP0111952B1 (en) Verification of a processor architecture having a partial instruction set
JPS63291134A (ja) 論理集積回路
JPH0574099B2 (ja)
US4318172A (en) Store data buffer control system
JPS6326416B2 (ja)
JPH06103104A (ja) リモートデバッグ方法
JPH0754467B2 (ja) データ処理装置
JPS6365983B2 (ja)
JPH0934754A (ja) プログラムの性能測定装置と方法
JPS603032A (ja) 情報処理装置
JPS60142741A (ja) マイクロプログラム診断装置
JPS59195751A (ja) 情報処理装置の診断方式
JPS59103158A (ja) デイジタル信号処理プログラムデバツグ方式
JPH0474254A (ja) マイクロプロセッサ診断方式
JPS6250855B2 (ja)
JPS6225340A (ja) 検査装置
JPS6020771B2 (ja) マイクロ診断方式
JPS61139835A (ja) マイクロプログラムのオ−バレイ方式
JPS621041A (ja) 情報処理装置の診断回路
JPS59208657A (ja) 内部テスト機能を有するlsiマイクロプロセツサ
JPH01267731A (ja) セグメントオーバレイプログラムの作成方式
JPS62192824A (ja) 処理装置アクセス方式
JPS61231633A (ja) マイクロプロセツサ
JPH0239812B2 (ja)
JPS62208136A (ja) シ−ケンシヤル・コントロ−ル回路試験方式