JPS60142741A - マイクロプログラム診断装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はマイクロプログラム制御装置においてマイク
ロ命令アドレストレースを可能としたマイクロ命令の保
守診断を行うマイクロプログラム診断装置に関するもの
である。

〈背　景〉 マイクロプログラムの診断としてマイクロ命令アドレス
のトレースを行うことが最も有効な手段とされる。この
手段として従来はアドレストレース機能を持った測定器
（以下ハードトレーサと称す）を利用し、マイクロ命令
アドレスレジスタに設定する必要がある。そのためには
ハードトレーサの接続ケーブルを全てマイクロ命令アド
レスレジスタのビット幅分接続しなければならず、多く
の時間及び設備の浪費であった。又マイクロプログラム
の障害はただちにシステムダウンにつながるものであシ
、より敏速なる障害対応が必要であるが、前記のように
保守診断に多大な時間と設備を費していた。

〈発明の目的〉 この発明は前記問題を解決するものであり、その目的は
マイクロプログラムの保守診断としてマイクロ命令アド
レストレース機能を少ないハードウェア量でマイクロプ
ログラム制御回路内に持ち込むことにより、従来の欠点
を解決し、敏速、簡単にマイクロプログラムの保守診断
を可能としたマイクロプログラム診断装置を提供するこ
とにある。

〈発明の概要〉 前記目的を達成するために、この発明はマイクロ命令が
格納されているメモリから所定の命令を読出すために必
要なマイクロ命令アドレスのトレースを可能としたマイ
クロプログラム診断装置であり、マイクロ命令アドレス
の軌跡を保持する読出し可能なマイクロ命令アドレスト
レースメモリと、そのマイクロ命令アドレストレースメ
モリのアドレス更新を行うアドレスカウンタと、マイク
ロ命令アドレスとの比較アドレスを保持するアドレス保
持レジスタと、そのアドレス保持レジスタの比較アドレ
ス以前のアドレストレースを行うが、比較アドレス以降
のアドレストレースを行うかを選択するトレースモード
レジスタと、アドレストレースの開始、停止指示の制御
回路であるマイクロ命令アドレスとの一致を検出するア
ドレス−数構出回路及びマイクロ命令アドレストレース
メモリ容量の上限値まで達したことを検出するメモリ容
量オーバ検出回路と、通常のマイクロ命令走行時は次に
実行すべきマイクロ命令アドレスをセットし、保守診断
時にはマイクロ命令アドレストレースメモリの内容をセ
ットするためのトレース選択回路とを有し、保守診断時
にはマイクロ命令アドレストレースメモリの内容をマイ
クロ命令アドレスレジスタを経由して読出す。

（ｊ） 次にこの発明について図面を参照して詳細に説明する。

〈従来技術〉 第１図は従来のマイクロプログラム制御装置を示し、マ
イクロプログラムが格納されている読出し専用のマイク
ロ命令格納メモリ１、そのマイクロ命令格納メモリ１か
ら読出されたマイクロ命令を１命令単位（以下１ステツ
プと称す）ごとに保持するマイクロ命令保持レジスタ２
、マイクロ命令格納メモリ１を読出すに必要なアドレス
を発生するマイクロ命令アドレスレジスタ３、マイクロ
命令アドレスレジスタ３の出力をプラス１するアドレス
カウンタ４、分岐命令時に現マイクロ命令アドレスを格
納するアドレススタックレジスタ６、アドレススタック
レジスタ６のアドレス更新を行うスタックアドレス更新
レジスタ７、マイクロ命令保持レジスタ２の出力データ
を解読するデコーダ１１、内部バス１６の出力データ、
装置の状態、各種制御語、応答データ等を格納する状態
保持メモリ１３、状態保持メモリ１３のアドレスを生成
（４） するＣレジスタ１２、各種制御語、アドレス等を解読し
、条件分岐として使用される分岐アドレス格納メモリ１
４、マイクロ命令格納メモリ１から　”読出された命令
に基づき所定の演算を行なう演算回路１０、演算回路１
０に対する被処理データを格納するＡレジスタ８及びＢ
レジスタ９と、無条件分岐及び条件分岐、外部からの割
込１５等によるアドレス切換を行うマイクロ命令アドレ
ス選択回路５とより成る。

このマイクロプログラムの診断手段としては、このマイ
クロプログラム制御装置を搭載した電子パッケージを抜
出し、ハードトレーサの接続ケーブルをアドレス選択回
路５の出力側にマイクロ命令格納メモリ１の容量に応じ
たアドレスビットの幅分１本１本接続しハードトレーサ
を設定しなければならず保守診断、障害調査等に多大な
工数を費していた。

〈実施例〉 第２図はこの発明のマイクロプログラム診断装置の実施
例を示し、従来の欠点を解決するものであシ、マイクロ
プログラムのアドレストレース機能を従来の構成を変え
ることなく少ないハードウェア量でマイクロプログラム
制御装置内に取り込んだものである。以下その手段を説
明する。

従来の制御装置に加えてアドレス選択回路５の出力であ
るマイクロ命令アドレスを１ステツプごとに格納し、マ
イクロ命令アドレスの軌跡を作持する読出し可能なマイ
クロ命令アドレストレースメモリ２０、マイクロ命令ア
ドレストレースメモリ２０のアドレス更新を行うアドレ
スカウントレジスタ２１、アドレス一致に必要な比較ア
ドレスを保持するアドレス保持レジスタ２３、アドレス
保持レジスタ２３に保持されている比較アドレスより以
前のアドレストレースを行うか、比較アドレスより以降
のアドレストレースを行うかを選択するトレースモード
レジスタ２６、比較アドレスとのアドレス一致によりア
ドレストレース開始、停止の制御信号２９を発生するア
ドレス−数構出回路２４及びメモリ容量オーバ検出回路
２２、比較アドレスより以前のアドレストレースを行う
た（７） めの制御線２７、比較アドレスより以降のアドレストレ
ースを行うための制御線２８を切換える切換回路３１、
マイクロ命令アドレストレースメモリ２０の読出し用と
してマイクロ命令格納メモリ１のアドレス生成であるマ
イクロ命令アドレスレジスタ３を共用するために設けた
トレース選択回路３０とより成る。尚以上のレジスタ類
は全てシフトパスを有し、ビットシリアルにスキャンイ
ン、スキャンアウトを行うことができる。

第３図はアドレス保持レジスタ２３及びトレースモード
レジスタ２６の構成を示し、（Ｇ）部はマイクロ命令ア
ドレスとの比較アドレス、（Ｆ）部はアドレストレース
を行う場合のトレースモードであり論理“０″にて比較
アドレス以前のアドレストレース、論理１１１１＋にて
比較アドレス以降のアドレストレースを行う。

第４図はアドレストレースのタイムチャートを示し、上
からＣＬＫ（）レースアドレスカウンタ、トレースメモ
リへの書込みは本タロツクに同期）、Ｆ＝”Ｏ’″（比
較アドレス以前のアドレストレース）（只） Ｆ＝”ｌ’″（比較アドレス以降のアドレストレース）
のタイムチャートであシ、斜線部がアドレストレースを
実行している部分である。Ｆ−０”では比較アドレスの
アドレス一致が検出されるまでアドレストレースを行っ
ており　、Ｆ　＝　”１”ではアドレス一致が検出され
るとアドレストレースを開始し、メモリアドレス容量オ
ーバが検出されるとアドレストレースを停止する。

以上よりこの発明のマイクロプログラム診断装置による
アドレストレースを第２図〜第４図に添って説明する。

まず比較アドレス以前のマイクロ命令アドレストレース
を行う場合は、初期設定としてスキャンイン動作でアド
レスカウントレジスタ２１を０”にセットし、トレース
モードレジスタ２６に０″をセットし、アドレス保持レ
ジスタ２３に比較アドレスを設定し、マイクロプログラ
ムを走行させる。この走行によりマイクロ命令アドレス
トレースメモリ２０には０番地よりマイクロ命令１ステ
ツプごとのマイクロ命令アドレスが順次格納される。マ
イクロ命令アドレスと比（０） 較アドレスとが一致すると、アドレス−数回路２４を通
してアドレス一致の制御信号２７が、切換回路３１によ
り選択され、第４図に示すように発生し、それ以降のア
ドレストレースを停止する。

次に比較アドレス以降のマイクロ命令アドレストレース
を行う場合はスキャンイン動作でアドレスカウントレジ
スタ２１をｌｌＯ”にセット、トレースモードレジスタ
２６に＋Ｉ　ＩＩをセット、アドレス保持レジスタ２３
に比較アドレスを設定し、マイクロプログラムを走行さ
せる。マイクロ命令アドレスと比較アドレスとの一致が
検出されるまではアドレスカウントレジスタ２１は更新
されず、マイクロ命令アドレストレースメモリ２０には
マイクロ命令アドレスは格納されない。アドレス一致を
検出した時点で、アドレス−数構出回路２４の出力信号
はアドレス−数構出レジスタ２５に作持され、マイクロ
命令アドレスのトレースを開始する。マイクロ命令アド
レストレースメモリ２０の容置制限値までアドレスカウ
ントレジスタ２１が更新されに時点で、メモリ容量オー
バ検出回路２２を通してメモリオーバの制御信号２８が
切換回路３１により選択され、第４図に示すごとく発生
［７、それ以降のアドレストレースを停止する。

マイクロ命令アドレストレースメモリ２０の読出しはス
キャンイン動作でアドレスカウントレジスタ２１を０”
にセットし、アドレストレース読出しモードを設定し、
クロックを１個出力しマイクロ命令アドレストレースメ
モリ２０内のトレースアドレスｅ一度マイクロ命令アド
レスレジスタ３に格納し、スキャンアウト動作により、
このレジスタを読出す。後はこの動作を順次くり返すと
マイクロ命令アドレストレース軌跡が得られる。

〈効　果〉 以上述べたようにこの発明は従来のマイクロプログラム
制御装置にマイクロ命令アドレストレース機能を設ける
ことにより、）・−ドトレーサで行っていたアドレスト
レース機能と同じ機能を少ないハード量でマイクロプロ
グラム制御装置内に持ち込むことができ、マイクロプロ
グラムの保守診断が非常に簡単で早く、又納入後の障害
対策にも（１１） 迅速な対応が可能となるものである。

【図面の簡単な説明】

第１図は従来のマイクロプログラム制御装置を示すブロ
ック図、第２図はこの発明のマイクロプログラム診断装
置の一例を示すブロック図、第３図はアドレス１呆持レ
ジスタ２３とトレースモードレジスタ２６の構成図、第
４図はこの発明の装置によるアドレストレースを示すタ
イムチャートである。 １：マイクロ命令格納メモリ、２：マイクロ命令保持レ
ジスタ、３：マイクロ命令アドレスレジスタ、４ニアド
レスカウンタ、５ニアドレス選択回路、６：アドレスス
タックレジスタ、７：スタックアドレス更新レジスタ、
８：Ａレジスタ、９：Ｂレジスタ、１０：演算回路、１
１：デコーダ、１２：Ｃレジスタ、１３：状態保持メモ
リ、１４：分岐アドレス格納メモリ、１５：割込、１６
：内部バス、２０：マイクロ命令アドレストレースメモ
リ、２１ニアドレスカウントレジスタ、２２：メモリ容
量オーバ検出回ｒ１９） 路、２３ニアドレス作持レジスタ、２４ニアドレス−数
構出回路、２５ニアドレス−数構出レジスタ、２６：ト
レースモードレジスタ、２７：トレース停止信号、２８
ニドレ一ス開始信号、２９：制御線、３０ニドレ一ス選
択回路、３１：切換回路。 特許出願人　日本電気株式会社 代　理　人　草　野　卓 （１乙）

Claims (1)

【特許請求の範囲】
1. （１）　マイクロプログラム制御装置において、マイク
   ロ命令ア、ドレスの軌跡を保持する読出し可能なマイク
   ロ命令アドレストレースメモリと、そのマイクロ命令ア
   ドレストレースメモリのアドレス更新を行うアドレスカ
   ウンタと、マイクロ命令アドレスとの比較アドレスを保
   持するアドレス保持レジスタと、そのアドレス保持レジ
   スタの比較アドレス以前のアドレストレースを行うか、
   比較アドレス以降のアドレストレースを行うかを選択す
   るトレースモードレジスタト、アドレストレースの開始
   、停止指示の制御回路であるマイクロ命令アドレスとの
   一致を検出するアドレス一致検出回路と、上記マイクロ
   命令アドレストレースメモリの容量の上限値まで上記ア
   ドレスカウンタのアドレスが達したことを検出するメモ
   リ容量オーバ検出回路と、通常のマイクロ命令走行時は
   次に実行すべきマイクロ命令アドレスをセットし、保守
   診断時には上記マイクロ命令アドレストレースメモリの
   内容をセットするためのトレース選択回路とを有し、保
   守診断時には上記マイクロ命令アドレストレースメモリ
   の内容をマイクロ命令アドレスレジスタを経由して読出
   すことを特徴とするマイクロプログラム診断装置。