JPS62241041A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS62241041A JPS62241041A JP61083548A JP8354886A JPS62241041A JP S62241041 A JPS62241041 A JP S62241041A JP 61083548 A JP61083548 A JP 61083548A JP 8354886 A JP8354886 A JP 8354886A JP S62241041 A JPS62241041 A JP S62241041A
- Authority
- JP
- Japan
- Prior art keywords
- control
- firmware
- hardware
- input
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 14
- 101000854862 Homo sapiens Vacuolar protein sorting-associated protein 35 Proteins 0.000 abstract description 3
- 102100020822 Vacuolar protein sorting-associated protein 35 Human genes 0.000 abstract description 3
- 230000005856 abnormality Effects 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し産業上の利用分野〕
本発明は情報も理装置に関し、特にリセット時の内部状
態を保持する情報処理装置に関する。
態を保持する情報処理装置に関する。
し従来の技術〕
従来の情報処理装置は制御部の故障ｔｘはバグなどが原
因で動作中、該制御部への入出力動作が不可能になった
場合、制御部へのリセット信号などにより初期化を行な
って、入出力動作の回復を行なうことにより、障害発生
時の装置の内部状態も初期化されていた。
因で動作中、該制御部への入出力動作が不可能になった
場合、制御部へのリセット信号などにより初期化を行な
って、入出力動作の回復を行なうことにより、障害発生
時の装置の内部状態も初期化されていた。
上述した従来の情報処理装置は外部との入出力動作が不
能となる障害発生の時制御部内部のレジスタの内容やロ
ーカルメモリの内容等の外部工り直接信号を確認するこ
とが出来ない情報を知ることは困難であう九。
能となる障害発生の時制御部内部のレジスタの内容やロ
ーカルメモリの内容等の外部工り直接信号を確認するこ
とが出来ない情報を知ることは困難であう九。
本発明の情報処理装置１はシステムパスに接続されｔフ
ァームウェア内蔵の制御部を有する情報処理装置におい
て、前記制御部の初期化を指示するリセット信号と該リ
セット信号を入力したとき前記制御部内のハードウェア
およびファームウェアを初期化する前に、前記制御部の
もつ制御情報を前記情報処理装置内の主記憶部へ出力す
る手段ｔ有している。
ァームウェア内蔵の制御部を有する情報処理装置におい
て、前記制御部の初期化を指示するリセット信号と該リ
セット信号を入力したとき前記制御部内のハードウェア
およびファームウェアを初期化する前に、前記制御部の
もつ制御情報を前記情報処理装置内の主記憶部へ出力す
る手段ｔ有している。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例である情報処理装置を示す。
第１図において、本発明の一実施例は中央処理装置（以
下ＣＰＵと略す）１と制御部２とは主記憶部（以下ＭＥ
Ｍと略す）３とがシステムバスＡに接続されている。制
御部２は通常機能を有するハードウェア１０と、ファー
ムウェアを含むコントロール部２０と、システムバスＡ
’ｋＡＬで、命令の入力やデータの入出力を行な５人出
力部３０と、制御フラグやワークエリア等ファームウェ
アで使用するローカルメモＩＪ ４０とに構成されてい
る。ハードウェア１０、入出力部３０お工びローカルメ
モリ４０はいずれもコントロール８２０Ｖｃより制御さ
れる。リセット信号Ｂは、制御部２ｔ−初期化する目的
でＣＰＵＩ！り出力される信号である。コントロール部
２０１−！ファームウェア１００および２００を有して
おり、ファームウェア１００は通常機能を行ない、ファ
ームウェア２００はリセット信号Ｂの入力時、強制的（
ハード的）にファームウェアＡからジャンプし、ハード
ウェア１０およびローカルメモリ４０のもつ情報を入出
力部３０を通じてＭ Ｅ Ｍ ３へ転送する処理を行な
い、かつ制御部２を全て初期状Ｈにする機能？有する。
下ＣＰＵと略す）１と制御部２とは主記憶部（以下ＭＥ
Ｍと略す）３とがシステムバスＡに接続されている。制
御部２は通常機能を有するハードウェア１０と、ファー
ムウェアを含むコントロール部２０と、システムバスＡ
’ｋＡＬで、命令の入力やデータの入出力を行な５人出
力部３０と、制御フラグやワークエリア等ファームウェ
アで使用するローカルメモＩＪ ４０とに構成されてい
る。ハードウェア１０、入出力部３０お工びローカルメ
モリ４０はいずれもコントロール８２０Ｖｃより制御さ
れる。リセット信号Ｂは、制御部２ｔ−初期化する目的
でＣＰＵＩ！り出力される信号である。コントロール部
２０１−！ファームウェア１００および２００を有して
おり、ファームウェア１００は通常機能を行ない、ファ
ームウェア２００はリセット信号Ｂの入力時、強制的（
ハード的）にファームウェアＡからジャンプし、ハード
ウェア１０およびローカルメモリ４０のもつ情報を入出
力部３０を通じてＭ Ｅ Ｍ ３へ転送する処理を行な
い、かつ制御部２を全て初期状Ｈにする機能？有する。
次に本実施例の動作について説明する０本実施例ではロ
ーカルメモリ４０ｔ−制御情報エリアお工びワークエリ
アに用いてファームウェア１００にＬシ、ハードウェア
１０お工び入出力部３０を制御しているものとする。動
作中、何らかの原因により動作異常が生じ、ＣＰＵＩが
制御部２に対し入出力動作が不能になっ九時、リセット
信号Ｂを出力する。リセット信号Ｂは強制的（ハード的
）にコントロールｔファームウェア２００に移す。
ーカルメモリ４０ｔ−制御情報エリアお工びワークエリ
アに用いてファームウェア１００にＬシ、ハードウェア
１０お工び入出力部３０を制御しているものとする。動
作中、何らかの原因により動作異常が生じ、ＣＰＵＩが
制御部２に対し入出力動作が不能になっ九時、リセット
信号Ｂを出力する。リセット信号Ｂは強制的（ハード的
）にコントロールｔファームウェア２００に移す。
ファームウェア２００ｒ！ハードウエア１０およびロー
カルメモリ４０のもつ情報を入出力部３０ｔ−通じてＭ
ＥＭ３へ転送し、ノー−ドウエア１０やローカルメモリ
４０の初期化を行なう。この！５に本実施例においては
その後、ＭＥＭ３の内容を読出すことにより、障害発生
時の装置の状態を知ることができる。
カルメモリ４０のもつ情報を入出力部３０ｔ−通じてＭ
ＥＭ３へ転送し、ノー−ドウエア１０やローカルメモリ
４０の初期化を行なう。この！５に本実施例においては
その後、ＭＥＭ３の内容を読出すことにより、障害発生
時の装置の状態を知ることができる。
以上説明し友ように、本発明は初期化時に自分自身の状
態ｉＭＥＭに格納する機能を有することによｐｃｐｖと
の入出力動作が不可能となるような障害発生時、初期化
後ＭＥＭの内容を読み出すことにより、制御部の障害発
生時の状態を知ることができ、障害原因解析に役立てる
ことができる効果がある。
態ｉＭＥＭに格納する機能を有することによｐｃｐｖと
の入出力動作が不可能となるような障害発生時、初期化
後ＭＥＭの内容を読み出すことにより、制御部の障害発
生時の状態を知ることができ、障害原因解析に役立てる
ことができる効果がある。
第１図は本発明の一実施例の情報処理装置の構成図であ
る。
る。
Claims (1)
- システムバスに接続されたファームウェア内蔵の制御部
を有する情報処理装置において、前記制御部の初期化を
指示するリセット信号と該リセット信号を入力したとき
前記制御部内のハードウェアおよびファームウェアを初
期化する前に、前記制御部のもつ制御情報を前記情報処
理装置内の主記憶部へ出力する手段を含むことを特徴と
する情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61083548A JPS62241041A (ja) | 1986-04-11 | 1986-04-11 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61083548A JPS62241041A (ja) | 1986-04-11 | 1986-04-11 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62241041A true JPS62241041A (ja) | 1987-10-21 |
Family
ID=13805562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61083548A Pending JPS62241041A (ja) | 1986-04-11 | 1986-04-11 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62241041A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0773065A (ja) * | 1993-09-01 | 1995-03-17 | Nec Corp | エミュレータ |
| JP2009223584A (ja) * | 2008-03-14 | 2009-10-01 | Nec Corp | コンピュータシステムおよびバス制御装置 |
-
1986
- 1986-04-11 JP JP61083548A patent/JPS62241041A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0773065A (ja) * | 1993-09-01 | 1995-03-17 | Nec Corp | エミュレータ |
| JP2009223584A (ja) * | 2008-03-14 | 2009-10-01 | Nec Corp | コンピュータシステムおよびバス制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58197553A (ja) | プログラム監視装置 | |
| JPS62241041A (ja) | 情報処理装置 | |
| JPS6363935B2 (ja) | ||
| JPS61213910A (ja) | ノツトレデイ状態表示方式 | |
| JPH02128266A (ja) | 保護機能付レジスタ | |
| JPH0644209B2 (ja) | バス変換装置 | |
| JP2569693B2 (ja) | マイクロコンピュータ | |
| JP2520158B2 (ja) | ディジタルシグナルプロセッサのデバッグ方式 | |
| JPS5938608B2 (ja) | デ−タ転送制御方式 | |
| JPH01211039A (ja) | 情報処理装置 | |
| JPH05224999A (ja) | 暴走処理装置 | |
| JP3098437B2 (ja) | Ｉｐｌプログラムの実行情報の収集方式 | |
| JPH0652013A (ja) | トレース回路 | |
| JPS63106840A (ja) | デ−タ処理装置 | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPS60201437A (ja) | マイクロプロセツサ | |
| JPH02210515A (ja) | システムのリセット方式 | |
| JPS6316338A (ja) | マイクロプログラム制御方式 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS62298841A (ja) | フア−ムウエア・デバツグ方式 | |
| JPH04107670A (ja) | マイクロプロセッサシステム | |
| JPS62121521A (ja) | 情報処理装置 | |
| JPS63310040A (ja) | デ−タ採取方式 | |
| JPS63257856A (ja) | シリアル通信方式 | |
| JPH0782407B2 (ja) | マイクロプロセッサのリセット処理方法 |