JPS62298841A

JPS62298841A - フア−ムウエア・デバツグ方式

Info

Publication number: JPS62298841A
Application number: JP61142369A
Authority: JP
Inventors: Shinji Ogawa; 伸二小川; Yutaka Aoki; 裕青木
Original assignee: PFU Ltd
Current assignee: PFU Ltd
Priority date: 1986-06-18
Filing date: 1986-06-18
Publication date: 1987-12-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明〔概要〕主制御プロセッサと副制御プロセッサとが連繋されてな
るデータ処理装置において、副制御プロセッサ用のファ
ームウェア格納メモリを、上記主制御プロセッサが、い
わば直接的に、アクセスできるよう構成し９診断に当た
って、主制御プロセッサが診断プログラムを上記ファー
ムウェア格納メモリ上に書込んで、当該診断プログラム
を上記副制御プロセッサに実行させ、その結果を副制御
プロセッサ制御部を経由して受取るようにしたファーム
ウェア・デバッグ方式が開示されている。

〔産業上の利用分野〕

本発明は、ファームウェア・デバッグ方式、特に、主制
御プロセッサと副制御プロセッサとが連繋されるデータ
処理装置において９診断用ツールを別に用いることなく
、主制御プロセッサが副制御プロセッサにおけるファー
ムウェアをデバッグするようにしたファームウェア・デ
バッグ方式に関する。

〔従来の技術〕

データ処理装置においては、数多くの種々の処理を実行
するために、主制御プロセッサの外に副制御プロセッサ
をもうけて、処理を分散させることが行われている。こ
の場合に、　ｊ！ＩＪ制御プロセッサを動作させるファ
ームウェアを必要とするが。

当該ファームウェアの開発やデバッグに当たっては、従
来、エミュレータなどの特定ハードウェアをもつデバッ
グ・ツールを用いていた。

〔発明が解決しようとする問題点〕

従来上述の如きデバッグ・ツールを用いていたが、　（
ｉ）デバッグ・ツールが高価であること。

（ｉｉ　）当該デバッグ・ツールを接続することが煩雑
なこと、　　（ｉｉｉ）現地でのデバッグなどに当たっ
てはきわめて不便なこと、　　（ｉｖ）デバッグ・ツー
ルの操作が必要なこと、などの問題がある。

〔問題点を解決するための手段〕

本発明は、上記の点を解決しており、主制御プロセッサ
が副制御プロセッサを診断できるようにしている。

第１図は本発明の原理構成図を示す。図中の符号１は主
制御プロセッサ、２は副制御プロセッサ。

３はファームウェア格納メモリであって副制御プロセッ
サが当該メモリの内容にもとづいて処理を実行するもの
、４は副制御プロセンサ制御部、５はバスを表している
。

副制御プロセッサ制御部４は、主制御プロセッサｌと副
制御プロセンサ２との間の情報送受を仲介しているもの
であり、従来から存在しているものと考えてよい。しか
し２本発明においては、主制御プロセッサ１からのコマ
ンドを受取って、副制御プロセッサ２に対して、リセッ
ト（ＲＥＳＥＴ）、スタート（ＳＴＡＲＴ）、ステップ
（ＳＴＥＰ）、プログラム・カウンタ・ライト　（ＰＣ
ＷＴ）、プログラム・カウンタ・リード（ＰＣＲＤ）な
どの指示を行い、また副制御プロセッサ２におけるステ
ータスを受取って主制御プロセッサ１に転送する機能を
もつ。

また本発明においては、ファームウェア格納メモリ３に
対して、主制御プロセッサｌが、副制御プロセッサ２を
介在することなく、いわば直接的に、書込みなどのアク
セスを行うことが可能に構成されている。

〔作用〕

通常の処理の場合には、主制御プロセッサ１は。

副制御プロセッサ制御部４内のコマンド・レジスタにコ
マンドを書込んで、副制御プロセッサ２に通知し、副制
御プロセッサ２が、ファームウェア格納メモリ３の内容
を読取って処理を実行する。

また副制御プロセッサ２は、副制御プロセッサ制御部４
内のステータス・レジスタにステータスを書込んで、主
制御プロセッサｌに通知する。

上記ファームウェアのデバッグなどに当たっては、主制
御プロセッサ１は、ファームウェア格納メモリ３に対し
て９診断プログラムを書込んでおき、モード指定を行っ
て、副制御プロセッサ制御部４内のコマンド・レジスタ
に診断コマンドをセットするようにする。

このようにすることによって、副制御プロセッサ制御部
４は、上記診断コマンドの種類に対応して、上記リセッ
トやプログラム・カウンタ・ライトなどを、副制御プロ
セッサ２に指示した上で。

副制御プロセッサ２を例えばステップ（ＳＴＥＰ）によ
って動作させるようにする。当該ステップ指示によって
、副制御プロセッサ２は、ファームウェア格納メモリ３
上の診断プログラムにしたがって、１ステップ分動作し
て停止する。このときの副制御プロセッサ２の状態は、
ステータスとして副制御プロセッサ２内のステータス・
レジスタにセントされ、主制御プロセッサ１に通知され
る。勿論、副制御プロセッサ２を所定期間連続して動作
させるようにスタート指示を行うこともできる。

〔実施例〕

第２図は本発明の実施例構成を示している。図中の符号
１ないし５は第１図に対応しており、符号６はコマンド
・レジスタ、７はステータス・レジスタ、８は動作モー
ド選択回路、９はリセット信号送出回路、１０はプログ
ラム・カウンタ悄４１　制御回路、１１は起動制御回路
、　１２は動作終了通知回路、１３はクロック生成部を
表している。

診断モード時における動作は、コマンド・レジスタ６に
セットされた内容にもとづいて、動作モード選択回路８
が、リセット信号送出回路９またはプログラム・カウン
タ情報制御回路１ｏまたは起動制御回路１１を制御する
ことによって行われる。

副制御プロセッサ２における動作の終了は、動作終了通
知回路１２に通知される。そして主制御プロセッサ１へ
の割込みによって、ステータス・レジスタ７の内容を主
制御プロセッサ１に読取らせるようにする。

クロック生成部１３は、副制御プロセッサ２および副制
御プロセッサ制御部４における動作用クロックを生成し
て、夫々に供給する。

〔発明の効果〕

以上説明した如く１本発明によれば、特定のデバッグ・
ツールを必要とせず、主制御プロセッサを用いてソフト
ウェアでデバッグが可能となるために、障害発生などに
おいても、現地で対処できる。

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図は本発明の実施例
構成を示す。図中、１は主制御プロセッサ、２は副制御プロセッサ、
３はファームウェア格納メモリ、４は副制御プロセッサ
制御部、６はコマンド・レジスタ。７はステータス・レジスタを表す。

Claims

【特許請求の範囲】主制御プロセッサ（１）と、該主制御プロセッサ（１）
に対して副制御プロセッサ制御部（４）を介して連繋さ
れる副制御プロセッサ（２）と、該副制御プロセッサ（
２）が実行するプログラムが格納されるファームウェア
格納メモリ（３）とを有するデータ処理装置において、上記ファームウェア格納メモリ（３）を、上記主制御プ
ロセッサ（１）が、上記副制御プロセッサ（２）を介在
することなくアクセス可能に構成すると共に、上記主制御プロセッサ（１）が、上記副制御プロセッサ
制御部（４）に対して、上記副制御プロセッサ（２）に
対する診断処理コマンドをセットし、かつ上記副制御プ
ロセッサ（２）におけるステータスを上記副制御プロセ
ッサ制御部（４）を介してリードするよう構成してなり
、上記主制御プロセッサ（１）が、上記ファームウェア格
納メモリ（３）上に診断プログラムを書込んだ上で、上
記副制御プロセッサ制御部（４）に対して診断処理コマ
ンドを送出し、上記副制御プロセッサ（２）は、上記副制御プロセッサ
制御部（４）からの指示にもとづいて、上記ファームウ
ェア格納メモリ（３）の内容にもとづいて処理を実行し
、その結果が上記副制御プロセッサ制御部（４）を経由
して上記主制御プロセッサ（１）に通知されるようにし
たことを特徴とするファームウェア・デバッグ方式。