JPS63177231A

JPS63177231A - 並列プログラムデバグ方式

Info

Publication number: JPS63177231A
Application number: JP62008756A
Authority: JP
Inventors: Akio Mizugaki; 水書　章雄; Shigeharu Momoi; 桃井　茂晴
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1987-01-17
Filing date: 1987-01-17
Publication date: 1988-07-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は並列プログラムデバグ方式に係り、詳しくは、
相互に結合された複数のプロセッサと、該複数のプロセ
ッサすべてと結合されてこれらプロセッサ全体を管理す
るホストコンピュータとを有する複合コンピュータ・シ
ステムにおいて、各プロセッサで並列に実行されるプロ
グラムのデバグ方式に関する。

〔従来の技術〕

従来、数台のプロセッサを結合した複合コンピュータ・
システムのプログラムデバグは次のようにした実施して
いた。

（１）個々のプロセッサに端末装置を接続し、プロセッ
サ毎にデバッガを用意し、プロセッサ毎に、当該端末装
置より特定のメモリ内容の参照・値代入、ブレークポイ
ントの設定、ステップ動作等を指示し、当該デバッガが
該指示にもとづいてデバグ対象プログラムを実行する。

（２）ホストコンピュータに端末装置を接続し、ホスト
コンピュータにデバッガを用意し、端末装置からの指示
にもとづき、該ホストコンピュータのデバッガが各プロ
セッサに対してデバグ対象プログラムを実行させる。

〔発明が解決しようとする問題点〕

上記従来技術において、（１）の方法は、複数の端末装
置を操作する繁雑さと、プロセッサ数が１００台、１０
００台、さらにはそれ以上の台数になると、端末装置の
接続や監視が不可能となる問題がある。また、（２）の
方法では、ホストコンピュータのデバッガが各プロセッ
サに順次１ステツプずつプログラムを実行させ、デバグ
結果を回収することになるため、同期ずれの可能性が生
じるとＮもに、非常に多くの時間を要することへなる。

本発明の目的は、上記のごとき問題点を解決し、プロセ
ッサ数に影響されずに、また、実際の並列動作を再現し
なからデバグを可能とし、複合コンピュータ・システム
用のプログラム開発を容易にする並列プログラムデバグ
方式を提供することにある。

〔問題点を解決するための手段及び作用〕本発明は、相
互に結合された複数のプロセッサとこれらプロセッサ全
体を管理するホストコンピュータとを有する複合コンピ
ュータ・システムにおいて、ホストコンピュータに端末
装置を接続すると共に、ホストコンピュータにデバグモ
ニタ機能を内蔵し、各プロセッサにデバッガ本体機能を
内蔵する。ホストコンピュータのデバグモニタは、デバ
グ対象プログラムおよびデバッガ本体を各プロセッサへ
転送すると共に、ホストコンピュータに接続された端末
装置から入力されるデバグ命令を受付けて各プロセッサ
へ送出し、これに対する各プロセッサのデバッガ本体か
らのデバグ命令実行終了報告を受信し、それを端末装置
へ表示する。

また、各プロセッサのデバッガ本体は、デバグモニタか
ら転送されるデバグ命令を受信し、実行し、該実行終了
をデバグモニタへ報告する。二へで、デバグ命令には、
デバグ対象プログラムを全プロセッサで一斉に１ステツ
プあるいは複数ステップ実行させる指示、着目するプロ
セッサの番号指定、ブレークポイントの設定、メモリダ
ンプ等がある。

〔実施例〕

以下、本発明の一実施例について図面により説明する。

第１図は本発明を適用した複合コンピュータ・システム
の一実施例のブロック図を示す、第１図において、複数
のプロセッサ２１〜２５は相互に結合され、通常、プロ
グラム２６〜３０（これがデバグ対象プログラムである
）を並列に実行している。ホストプロセッサ１１は該複
数のプロセッサ２１〜２５すべでと結合されており、こ
れらプロセッサ全体を管理している。プログラム１２が
該各プロセッサ２１〜２５を制御するプロゲラ、ムであ
る。

本発明によるデバッガは、ホストコンピュータ１１に内
蔵するデバグモニタ（ソフトウェア）１３、及び各プロ
セッサ２１〜２５に内蔵するデバッガ本体（これもソフ
トウェア）３１により構成される。また、ホストコンピ
ュータ１１には各種デバグ命令を入力する端末装置１４
が接続される。

デバグモニタ１３は、第２図に示すように端末装置１４
から入力されるデバグ命令を受付ける機能、各プロセッ
サ２１〜２５ヘデバグ対象各プロセツサ２１〜２５にデ
バグの対象となる各々のプログラム２６〜３０およびデ
バッガ本体３１を転送する機能、各プロセッサ２１〜２
５にデバグ命令を送出する機能、各デバッガ本体３１か
らのデバグ命令実行終了報告を受信する機能、デバグ命
令実行結果を端末装置１４上に表示する機能を有してい
る。また、各デバッガ本体３１は、第３図に示すように
、デバグモニタ１３から転送されるデバグ命令を受信す
る機能、デバグ命令を実行する機能、デバグモニタ１３
にデバグ命令実行終了を報告する機能を有している。

第４図は本発明によるプログラム開発グの処理フロー例
を示したもので、二重枠がデバッガ本体３１での処理、
それ以外はデバグモニタ１３の処理である。

デバグ時、ホストコンピュータ１１のメモリ上に全プロ
セッサ２１〜２５を制御するプログラム１２およびデバ
グモニタ１３が外部メモリ（図示せず）からロードされ
る。その後、デバグモニタ１３は各プロセッサ２１〜２
５のメモリ上にデバグ対象となる各プログラム２６〜３
０およびデバッガ本体３１を転送しくステップ４０１）
、端末装置１４を通してユーザにデバグ命令を要求する
（ステップ４０２）、以下、主なデバグ命令に対する処
理を説明する。

（１）デバグモニタ１３は、端末装置１４より入力され
たデバグ命令が、プロセッサ２１〜２５の動作やメモリ
内容に関係無く、デバグ用ファイル入出力命令、あるい
は定義命令等、デバグ環境を設定するような命令の場合
は、該デバグモニタ１３のみで処理を行い（ステップ４
１１）、ユーザに次のデバグ命令を要求する。

（２）デバグモニタ１３は、端末装置１４よ、り入力さ
れたデバグ命令が、着目するプロセッサ番号指定命令で
あれば、該当するプロセッサにデバグ時の着目点になっ
たことを通知する（ステップ４２１）、指定されたプロ
セッサのデバッガ本体３１はフラグをオンとしくステッ
プ４２２）、デバグモニタ１３に動作終了を報告する（
ステップ４２３）。

デバグモニタ１３は、端末装置１４上に指定されたプロ
セッサ番号と、このプロセッサに直接接続されるプロセ
ッサのリストを次に実行する命令行を中心に数行ずつ表
示し、ユーザに次のデバグ命令を要求する（ステップ４
２４）、ユーザが端末装置１４上のリストを見て１例え
ば後述する１ステップ動作命令を指定すれば、着目する
プロセッサのデバグ対象プログラムが１ステップ動作し
、同時に他のプロセッサのデバグ対象プログラムも１ス
テップ動作するため１着目するプロセッサを中心として
、これに接続される各プロセッサの並列動作状態が把握
できる。

（３）デバグモニタ１３は、端末装置１４より入力され
たデバグ命令がブレークポイント設定命令、トレース命
令等であれば、着目するプロセッサとなっているプロセ
ッサに当該コマンド、アドレスデータ等を転送する（ス
テップ４３１）、着目するプロセッサのデバッガ本体３
１は、転送されたブレークアドレスやトレース範囲をメ
モリの該当エリアに書込み（ステップ４３２）、デバグ
モニタ１３の動作終了を報告する（ステップ４３３）。

デバグモニタ１３は、端末装置１４を通してユーザに次
のデバグ命令を要求する。

（４）デバグモニタ１３は、端末装置１４より入力され
たデバグ命令が、プロセッサ内のメモリリード命令、プ
ログラムカウンタリード命令等であれば、着目するプロ
セッサに当該コマンド、アドレスデータ等を転送する（
ステップ４４１）、着目するプロセッサのデバッガ本体
３１は、メモリの該当エリアやプログラムカウンタの内
容を読出し、その情報をデバグモニタ１３に転送しくス
テップ４２２）、その後、動作終了を報告する（ステッ
プ４４３）、デバグモニタ１３は変数名、転送された情
報等を端末装置１４に表示しくステップ４４４）、ユー
ザに次のデバグ命令を要求する。

（５）デバグモニタ１３は、入力されたデバグ命令が１
ステップ動作命令の場合、全プロセッサ２１〜２５のデ
バッガ本体３１に該命令を転送し、デバグ対象プログラ
ム２６〜３０を一斉に１ステップ実行するよう指示する
（ステップ４５１）。各プロセッサ２１〜２５のデバッ
ガ本体は、それぞれ対象プログラム２６〜３０を１ステ
ップ実行しくステップ４５２）、デバグモニタ１３に次
に実行する命令行番号、１ステップ動作完了（実行結果
）を報告する（ステップ４５３，４５４）。デバグモニ
タ１３は、全プロセッサ２１〜２５から１ステップ動作
完了報告が得られＮば、端末装置１４上に表示されてい
るプログラムリストの内容を変更し、ユーザに次のデバ
グ命令を要求する。

（６）デバグモニタ１３は、入力されたデバグ命令がＮ
（＞１）ステップ動作命令の場合、各プロセッサ２１〜
２５の全デバッガ本体３１に本命令を転送し、まずデバ
グ対象プログラム２６〜３０を−斉に１ステップ実行す
るように指示する（ステップ４６１）、各プロセッサ２
１〜２５のデバッガ本体は、それぞれデバグ対象プログ
ラム２６〜３０を一斉に１ステップ実行する（ステップ
４６２）。この時１着目点プロセッサのデバッガ本体３
１は、そのデバグ対象プログラムの次命令アドレスがブ
レークポイントであれば、デバグモニタ１３に次命令行
番号、ブレークポイントに達したことを通知しくステッ
プ４６３，４６４）　、その後、ステップ４６５へ進む
１着目点プロセッサ以外のプロセッサ、着目点プロセッ
サでもブレークポイントに達していない場合には、その
各デバッガ本体３１は、実行した１ステツプがプロセッ
サ間の通信の開始・終了命令あるいは同期命令か判定し
くステップ４６５）、ＹＥＳであれば、通信先プロセッ
サ番号またま同期パターンをデバグモニタ１３へ転送し
た後（ステップ４６６）、動作終了報告をしくステップ
４６７）、ＮＯであれば、動作終了報告のみを行う、デ
バグモニタ１３は、デバッガ本体３１より通信先プロセ
ッサ番号、同期パターン等が転送されてきたら、それを
端末装置１４へ表示する（ステップ４６８）。また、ブ
レークポイントに達したとの報告があれば、端末装置１
４上に表示されているプログラムリストの内容を変更し
、ユーザに次のデバグ命令を要求する（ステップ４６９
，４７０）、ブレークポイントに達した報告がなければ
、Ｎステップ実行したかどうか判定しくステップ４７１
）、Ｎステップ実行終了していなければステップ４６１
に戻る。

（７）デバグモニタ１３は、入力されたデバグ命令がデ
バグ終了命令であればデバグ処理を終了しくステップ４
８１）、デバグ処理に関係のない命令であれば表示装置
１４にエラー表示しくステップ４８２）、ユーザに次の
デバグ命令を要求する。

以上、本発明デバグ方式の一実施例を説明したが１水力
式によれば、プロセッサ２１〜２５内のデバグ対象プロ
グラム２６〜３０が各々異なっていても１台の端末装置
１４から、シンポリンク表示によりプロセッサ台数が左
右されずに、実際の並列動作を再現しながらプログラム
の走行確認が可能となる。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、複数
のプロセッサで並列に動作する複数のプログラムのデバ
グ時に、全プロセッサ内のデバッガ本体を一元管理する
デバグモニタをホストコンピュータに内蔵し、１台の端
末装置のみで複数のプロセッサの状態を把握できるので
、プロセッサ数が１００台以上のシステムにも適用でき
、さらに、デバグモニタからの指示が全プロセッサが一
斉に動作するのでデバグ時にも実際の並列動作が再現で
き、複合コンピュータ・システム用のプログラム開発が
容易になるという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図はデバ
グモニタの機能を示す図、第３図はデバッガ本体の機能
を示す図、第４ｗｉは本発明によるデバグ処理フローの
一例を示す図である。１１・・・ホストコンピュータ、１２・・・ホストコンピュータ用プログラム、１３・・
・デバグモニタ、　　１４・・・端末装置、２１〜２５
・・・プロセッサ。２６〜３０・・・デバグ対象プログラム、３１・・・デ
バグ本体。

Claims

【特許請求の範囲】

（１）相互に結合された複数のプロセッサとこれらプロ
セッサ全体を管理するホストコンピュータとを有する複
合コンピュータ・システムにおいて、前記ホストコンピュータにデバグ命令を入力する端末装
置を接続すると共に、該ホストコンピュータにデバグモ
ニタ機能（以下、デバグモニタと称す）を内蔵し、各プ
ロセッサにデバッガ本体を内蔵し、前記ホストコンピュータのデバグモニタは、デバグ対象
プログラムおよびデバッガ本体を各プロセッサへ転送す
ると共に、ホストコンピュータに接続された端末装置か
ら入力されるデバグ命令を受付けて各プロセッサのデバ
ッガ本体へ送出し、これに対するデバッガ本体からのデ
バグ命令実行終了報告を受信し、それを端末装置へ表示
し、前記プロセッサのデバッガ本体は、デバグモニタか
ら転送されるデバグ命令を受信し、実行し、該実行終了
をデバグモニタへ報告する、ことを特徴とする並列プログラムデバグ方式。