JPH0192847A - デバック制御方式 - Google Patents
デバック制御方式Info
- Publication number
- JPH0192847A JPH0192847A JP62249252A JP24925287A JPH0192847A JP H0192847 A JPH0192847 A JP H0192847A JP 62249252 A JP62249252 A JP 62249252A JP 24925287 A JP24925287 A JP 24925287A JP H0192847 A JPH0192847 A JP H0192847A
- Authority
- JP
- Japan
- Prior art keywords
- debugger
- input
- sub
- debugging
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
複数のプロセッサを有するシステムにおけるデバッグを
行うデバッグ制＜ＴＪＪ方式に関し、システム中に複数
のプロセッサをもち夫々の処理を行っている場合に、入
出力端末が接続されているプロセッサ側から当該プロセ
ッサ側および他のプロセッサ側に対してデバッグ入出力
を行ってデバッグを１台の入出力端末を用いて効率的に
行うことを目的とし、 入出力端末が接続されている本体システム側のプロセッ
サによって使用されるプログラムのデバッグを行うシス
テムプロセッサデバッガ（以下ＳＰデバ、ガという）と
、入出力端末が接続されていないサブシステム側のプロ
セッサによって使用されるプログラムのデバッグを行う
サブシステムプロセソサデバノガ（以下ＳＵＢデバッガ
という）と、ＳＰ側に設け、入出力端末から入力された
情報をＳＵＢ側に送ると共に、ＳＵＢ側から送られてき
たデータを解析してＳＰデバッガに対する切替要求命令
の時にＳＰデバッガへの復帰を行い、表示データの時に
入出力端末に出力するインクフェースと、ＳＵＢ側に設
け、ＳＰ側から送られてきた情報をＳＵＢデバッガに通
知すると共に、このＳＵＢデバッガから通知された情報
をＳＰ側に送るインタフェースとを備え、ＳＰ側に設け
た入出力端末からデバッガを切り換えるデバッグ切替命
令をデバッグ中のＳＰデバッガあるいはＳＵＢデバッガ
に対して必要に応じて入力し、他方のものに切り換えて
デバッグを行い得るように構成する。
行うデバッグ制＜ＴＪＪ方式に関し、システム中に複数
のプロセッサをもち夫々の処理を行っている場合に、入
出力端末が接続されているプロセッサ側から当該プロセ
ッサ側および他のプロセッサ側に対してデバッグ入出力
を行ってデバッグを１台の入出力端末を用いて効率的に
行うことを目的とし、 入出力端末が接続されている本体システム側のプロセッ
サによって使用されるプログラムのデバッグを行うシス
テムプロセッサデバッガ（以下ＳＰデバ、ガという）と
、入出力端末が接続されていないサブシステム側のプロ
セッサによって使用されるプログラムのデバッグを行う
サブシステムプロセソサデバノガ（以下ＳＵＢデバッガ
という）と、ＳＰ側に設け、入出力端末から入力された
情報をＳＵＢ側に送ると共に、ＳＵＢ側から送られてき
たデータを解析してＳＰデバッガに対する切替要求命令
の時にＳＰデバッガへの復帰を行い、表示データの時に
入出力端末に出力するインクフェースと、ＳＵＢ側に設
け、ＳＰ側から送られてきた情報をＳＵＢデバッガに通
知すると共に、このＳＵＢデバッガから通知された情報
をＳＰ側に送るインタフェースとを備え、ＳＰ側に設け
た入出力端末からデバッガを切り換えるデバッグ切替命
令をデバッグ中のＳＰデバッガあるいはＳＵＢデバッガ
に対して必要に応じて入力し、他方のものに切り換えて
デバッグを行い得るように構成する。
本発明は、複数のプロセッサを有するシステムにおける
デバッグを行うデバッグ制御方式に関するものである。
デバッグを行うデバッグ制御方式に関するものである。
〔従来の技術と発明が解決しようとする問題点〕近年の
ワークスチーシロンは、グラフィック処理や通信機能な
どを備え、ますます゛高機能なものが要求されてきてい
る。このため、Ｉ ／ Ｏ（ＩｎｐｕｔＯｕｔｐｕｔ）
処理は、Ｓ Ｐ （Ｓｙｓｔｅｍ Ｐｒｏｃｅｓｓｏｒ
）の負担を軽減するためにＳＰとは別に［ＯＰ （Ｉｎ
ｐｕｔ ０ｕｔｐｕｔ Ｐｒｏｃｅｓｓｏｒ）を持ち、
高度なインテリジェント機能を持たせる傾向がある。
ワークスチーシロンは、グラフィック処理や通信機能な
どを備え、ますます゛高機能なものが要求されてきてい
る。このため、Ｉ ／ Ｏ（ＩｎｐｕｔＯｕｔｐｕｔ）
処理は、Ｓ Ｐ （Ｓｙｓｔｅｍ Ｐｒｏｃｅｓｓｏｒ
）の負担を軽減するためにＳＰとは別に［ＯＰ （Ｉｎ
ｐｕｔ ０ｕｔｐｕｔ Ｐｒｏｃｅｓｓｏｒ）を持ち、
高度なインテリジェント機能を持たせる傾向がある。
従来、ＩＯＰを持たないシステムは、ＳＰによってＩｌ
ｏを処理するので、ＳＰのもつＳＰデバッガによってＩ
１０処理を行うプログラムのデバッグを行うことができ
る。
ｏを処理するので、ＳＰのもつＳＰデバッガによってＩ
１０処理を行うプログラムのデバッグを行うことができ
る。
しかし、ＳＰの他にＩＯＰを持つ第３図に示すようなシ
ステムにおいては、ＩＯＰ側のデパック対象プログラム
１６はＩＯＰのもとで動作するため、ＳＰ側のＳＰデバ
フガ１）は使用できず、ＩＯＰ側にＩＯＰデバフガ１４
を準備してデバッグしなければならない、このため、Ｓ
Ｐデバッガ１）およびＩＯＰデバッガ１４に対して入出
力してデバッグするためのｔｔｙ端末１２−１．１２−
２をＳＰ側およびｔｏｐ側に夫々接続し、かつ夫々にｔ
ｔｙインタフェース１３−１．１３−２を設けなければ
ならず、コスト高になると共に実装が煩雑となってしま
うという問題点があった。
ステムにおいては、ＩＯＰ側のデパック対象プログラム
１６はＩＯＰのもとで動作するため、ＳＰ側のＳＰデバ
フガ１）は使用できず、ＩＯＰ側にＩＯＰデバフガ１４
を準備してデバッグしなければならない、このため、Ｓ
Ｐデバッガ１）およびＩＯＰデバッガ１４に対して入出
力してデバッグするためのｔｔｙ端末１２−１．１２−
２をＳＰ側およびｔｏｐ側に夫々接続し、かつ夫々にｔ
ｔｙインタフェース１３−１．１３−２を設けなければ
ならず、コスト高になると共に実装が煩雑となってしま
うという問題点があった。
尚、ｌ１０１７は入出力装置であり、デバッグ対象プロ
グラム１５はＳＰ側のデバッグの対象となるものである
。
グラム１５はＳＰ側のデバッグの対象となるものである
。
本発明は、システム中に複数のプロセッサをもち夫々の
処理を行っている場合に、入出力端末が接続されている
プロセッサ側から当該プロセッサ側および他のプロセッ
サ側に対してデバッグ人出力を行ってデバッグを１台の
入出力端末を用いて効率的に行うことを目的としている
。
処理を行っている場合に、入出力端末が接続されている
プロセッサ側から当該プロセッサ側および他のプロセッ
サ側に対してデバッグ人出力を行ってデバッグを１台の
入出力端末を用いて効率的に行うことを目的としている
。
第１図は本発明の原理構成図を示す。
第１図において、ＳＰデバッガ１は、入出力端末６が接
続されているＳＰ（システムプロセッサ）側の図示外の
デバッグ対象プログラムをデバッグするものである。
続されているＳＰ（システムプロセッサ）側の図示外の
デバッグ対象プログラムをデバッグするものである。
インタフェース２は、ＳＰ側に設け、入出力端末６から
入力された情報をＳＵＢ （サブシステムプロセッサ）
側に送ると共に、ＳＵＢ側から送られてきた情報を解析
してＳＰデバッガ１に対する切替要求命令の時にＳＰデ
バッガ１への復帰を行い、表示情報の時に入出力端末１
に出力して表示させるものである。
入力された情報をＳＵＢ （サブシステムプロセッサ）
側に送ると共に、ＳＵＢ側から送られてきた情報を解析
してＳＰデバッガ１に対する切替要求命令の時にＳＰデ
バッガ１への復帰を行い、表示情報の時に入出力端末１
に出力して表示させるものである。
インタフェース３は、ＳＵＢ側に設け、ＳＰ側から送ら
れてきた情報をＳＵＢデバッガ４に通知すると共に、こ
のＳＵＢデバッガ４から通知された情報をＳＰ側に送る
ものである。
れてきた情報をＳＵＢデバッガ４に通知すると共に、こ
のＳＵＢデバッガ４から通知された情報をＳＰ側に送る
ものである。
ＳＵＢデバッガ４は、入出力端末６が接続されていない
サブシステム側のプロセッサ（ＳＵＢという）によって
使用される図示外のプログラムのデバッグを行うもので
ある。
サブシステム側のプロセッサ（ＳＵＢという）によって
使用される図示外のプログラムのデバッグを行うもので
ある。
表示入力ルーチン５は、入出力端末６から入力した情報
をＳＰデバッガｌに通知およびＳＰデバ・７ガ１から通
知された表示情報を入出力端末６上に表示したり、ある
いは入出力端末６から入力した情報をインタフェース２
．３を介してＳＵＢデバッガ４に通知およびＳＵＢデバ
ッガ４からインタフェース３．２を介して通知された表
示情報を入出力端末６上に表示したりするものである。
をＳＰデバッガｌに通知およびＳＰデバ・７ガ１から通
知された表示情報を入出力端末６上に表示したり、ある
いは入出力端末６から入力した情報をインタフェース２
．３を介してＳＵＢデバッガ４に通知およびＳＵＢデバ
ッガ４からインタフェース３．２を介して通知された表
示情報を入出力端末６上に表示したりするものである。
入出力端末６は、デバッグするための各種情報をキー入
力したり、あるいはその結果を表示するものである。
力したり、あるいはその結果を表示するものである。
本発明は、第１図に示すように、ＳＰデバフガ１が入出
力端末６から入力され、表示入力ルーチン５を介して通
知された情報に基づいて図示外のデバッグ対象プログラ
ムのデバッグを行うと共に、必要に応じて入出力端末６
から入力されたチェンジコマンドに対応して、制御をＳ
ＵＢデバッガ４に切り換えるようにインタフェース２に
指示を与える。この指示を受けたインタフェース２は、
入出力端末６から入力され、表示入力ルーチン５、イン
クフェース２．３を介してＳＵＰ側のＳＵＢデバッガ４
に対して入力情報を通知するようにし、このＳＵＢデバ
ッガ４が図示外のデバッグ対象プログラムのデバッグを
行うようにしている。そして、ＳＵＢデバッガ４がデバ
ッグし得る状態のもとで、入出力端末６からチェンジコ
マンドが入力されると、このＳＵＢデバッガ４がインタ
フェース３を介してインタフェース２に対してＳＰデバ
ッガ１に切り換えるように切替命令を発行し、これに対
応して入出力端末６がＳＰデバッガｌに接続されるよう
にしている。
力端末６から入力され、表示入力ルーチン５を介して通
知された情報に基づいて図示外のデバッグ対象プログラ
ムのデバッグを行うと共に、必要に応じて入出力端末６
から入力されたチェンジコマンドに対応して、制御をＳ
ＵＢデバッガ４に切り換えるようにインタフェース２に
指示を与える。この指示を受けたインタフェース２は、
入出力端末６から入力され、表示入力ルーチン５、イン
クフェース２．３を介してＳＵＰ側のＳＵＢデバッガ４
に対して入力情報を通知するようにし、このＳＵＢデバ
ッガ４が図示外のデバッグ対象プログラムのデバッグを
行うようにしている。そして、ＳＵＢデバッガ４がデバ
ッグし得る状態のもとで、入出力端末６からチェンジコ
マンドが入力されると、このＳＵＢデバッガ４がインタ
フェース３を介してインタフェース２に対してＳＰデバ
ッガ１に切り換えるように切替命令を発行し、これに対
応して入出力端末６がＳＰデバッガｌに接続されるよう
にしている。
このため、１台の入出力端末６をＳＰデバッガ１あるい
はＳＵＢデバッガ４のいずれかに切り代えるＭ様で接続
して所望のデバッグを効率的に行うことが可能となる。
はＳＵＢデバッガ４のいずれかに切り代えるＭ様で接続
して所望のデバッグを効率的に行うことが可能となる。
まず、第２図を用いて本発明の１実施例の構成を詳細に
説明する。
説明する。
第２図において、ＳＰデバッガ１は、ｔｔｙｌ末６−１
を接続したシステムプロセッサ側で使用されるプログラ
ム７のデバッグを行うものである。
を接続したシステムプロセッサ側で使用されるプログラ
ム７のデバッグを行うものである。
このＳＰデバッガ１がデバッグを行うときは、ｔｔｙ端
末６−１から入力された情報が表示入力ルーチン５−１
を介して通知され、一方、ＳＰデバッガ１がデバッグの
結果などを表示入力ルーチン５−１を介してｔｔｙ端末
６−１に通知して表示するようにしている。
末６−１から入力された情報が表示入力ルーチン５−１
を介して通知され、一方、ＳＰデバッガ１がデバッグの
結果などを表示入力ルーチン５−１を介してｔｔｙ端末
６−１に通知して表示するようにしている。
１０ Ｐ （Ｉｎｐｕｔ ０ｕｔｐｕｔ Ｐｒｏｃｅｓ
ｓｏｒ）インタフェース２−１は、ｔｔｙ端末６−１が
ら入力され、表示入力ルーチン５−１を介して通知され
た入力情報を、ＩＯＰ側に送ったり、および夏ＯＰ側か
ら送られてきた情報が切替命令の場合にｓＰデバッガ１
を起動し、一方、表示情報の場合には表示入力ルーチン
５−１′を介してｔｔｙ端末６−１に対してデバッグの
結果などを通知して表示させたりするものである。
ｓｏｒ）インタフェース２−１は、ｔｔｙ端末６−１が
ら入力され、表示入力ルーチン５−１を介して通知され
た入力情報を、ＩＯＰ側に送ったり、および夏ＯＰ側か
ら送られてきた情報が切替命令の場合にｓＰデバッガ１
を起動し、一方、表示情報の場合には表示入力ルーチン
５−１′を介してｔｔｙ端末６−１に対してデバッグの
結果などを通知して表示させたりするものである。
ＳＰゼインフェース３−１は、ＳＰ側のＩＯＰインタフ
ェース２−１から送られてきた情報を受信し、ＩＯＰデ
バッガ４−１に通知したり、およびＩＯＰデバッガ４−
１から通知された情報を■ＯＰインタフェース２−１に
送るものである。
ェース２−１から送られてきた情報を受信し、ＩＯＰデ
バッガ４−１に通知したり、およびＩＯＰデバッガ４−
１から通知された情報を■ＯＰインタフェース２−１に
送るものである。
１０Ｐデバッガ４−１は、ｔｔｙ端末６−１が接続され
ていないサブシステムプロセッサ側であるＩＯＰ側で使
用されるプログラム８のデバッグを行うものである。こ
のＩＯＰデバッガ４−１がデバッグを行うときは、ｔｔ
ｙ端末６−１から入力された情報が表示入力ルーチン５
−１、ＩＯＰインタフェース２−１．ＳＰゼインフェー
ス３−１を介して通知され、一方、ＩＯＰデバッガ４−
１がデバッグの結果などをＳＰゼインフェース３−１Ｓ
ＩＯＰインタフェース２−１）表示入カルーチン５−
１を介してｔｔｙ端末６−１に通知して表示するように
している。
ていないサブシステムプロセッサ側であるＩＯＰ側で使
用されるプログラム８のデバッグを行うものである。こ
のＩＯＰデバッガ４−１がデバッグを行うときは、ｔｔ
ｙ端末６−１から入力された情報が表示入力ルーチン５
−１、ＩＯＰインタフェース２−１．ＳＰゼインフェー
ス３−１を介して通知され、一方、ＩＯＰデバッガ４−
１がデバッグの結果などをＳＰゼインフェース３−１Ｓ
ＩＯＰインタフェース２−１）表示入カルーチン５−
１を介してｔｔｙ端末６−１に通知して表示するように
している。
プログラム７はＳＰ側のプロセッサが使用するデバッグ
対象となるプログラムである。
対象となるプログラムである。
プログラム８はＩＯＰ側のプロセッサが使用するデバッ
グ対象となるプログラムである。
グ対象となるプログラムである。
１）０９は、入出力装置である。
次に、第２図構成の動作を詳細に説明する。
第１に、ＳＰ側のＳＰデバッガ１がプログラム７をデバ
ッグする動作を説明する。ｔｔｙ端末６−１から入力さ
れた入力情報が表示入力ルーチン５−１を介してＳＰデ
バッガ１に送られ、デバッグ対象のプログラム７のデバ
ッグが実行される。
ッグする動作を説明する。ｔｔｙ端末６−１から入力さ
れた入力情報が表示入力ルーチン５−１を介してＳＰデ
バッガ１に送られ、デバッグ対象のプログラム７のデバ
ッグが実行される。
このデバッグの結果などは、必要に応じて表示入力ルー
チン５−１を介してｔｔｙｉ末６−１を構成するデイス
プレィなどに表示される。
チン５−１を介してｔｔｙｉ末６−１を構成するデイス
プレィなどに表示される。
以上の手順によってｔ ｔ ｙ 端末６−１を使用して
ＳＰ側のデバッグ対象のプログラム７のデバッグが行わ
れる。
ＳＰ側のデバッグ対象のプログラム７のデバッグが行わ
れる。
第２に、ＩＯＰ側のＩＯＰデバフガ４−１がプログラム
８をデバッグする動作を説明する。第１のＳＰデバッガ
１がＳＰ側のデバッグ対象のプログラム７のデバッグを
行い得る状態のもとで、ｔｔｙ端末からチェンジコマン
ドを入力すると、当８亥ＳＰデバッガ１は■ＯＰインタ
フェース２−１を起動する。起動されたＩＯＰインタフ
ェース２−１は、ｔｔｙ端末６−１から入力された入力
情報をＩＯＰ側のＳＰゼインフェース３−１に送る。
８をデバッグする動作を説明する。第１のＳＰデバッガ
１がＳＰ側のデバッグ対象のプログラム７のデバッグを
行い得る状態のもとで、ｔｔｙ端末からチェンジコマン
ドを入力すると、当８亥ＳＰデバッガ１は■ＯＰインタ
フェース２−１を起動する。起動されたＩＯＰインタフ
ェース２−１は、ｔｔｙ端末６−１から入力された入力
情報をＩＯＰ側のＳＰゼインフェース３−１に送る。
ＳＰゼインフェース３−１がこの入力情報を■ＯＰデバ
ッガ４−１に通知すると、ＩＯＰデバッガ４−１が動作
し、ＩＯＰ側のデバッグ対象のプログラム８のデバッグ
が実行される。また、ＩＯＰデバッガ４−１が、デバッ
グ結果の表示などを行うときには、ＳＰインタフェース
３−１、ＩＯＰインタフェース２−１、表示入力ルーチ
ン５−１を介してｔｔｙ端末６−１に送り、表示させる
。
ッガ４−１に通知すると、ＩＯＰデバッガ４−１が動作
し、ＩＯＰ側のデバッグ対象のプログラム８のデバッグ
が実行される。また、ＩＯＰデバッガ４−１が、デバッ
グ結果の表示などを行うときには、ＳＰインタフェース
３−１、ＩＯＰインタフェース２−１、表示入力ルーチ
ン５−１を介してｔｔｙ端末６−１に送り、表示させる
。
第３に、ＩＯＰデバッガ４−１が動作している状態のも
とで、ＳＰデバッガ１に制御を戻す場合の動作を説明す
る。ｔｔｙ端末６−１から表示入力ルーチン５−１、ｔ
ｏｐインタフェース２−１、ＳＰゼインフェース３−１
を介してチェンジコマンドを■ＯＰデバッガ４−１に送
る。ＩＯＰデバ７ガ４−１は、このチェンジコマンドを
受信したことに対応して、ＳＰゼインフェース３−１を
介して■ＯＰインタフェース２−１に対して切替命令を
発行する。この切替命令の発行を受けた１０Ｐインタフ
ェース２−１は、この切替命令を検出して、ＳＰデバッ
ガｌに制御を戻す。これにより、第１で説明したように
、ｔｔｙ端末６−１が接続され、デバッグを行うことが
可能となる。
とで、ＳＰデバッガ１に制御を戻す場合の動作を説明す
る。ｔｔｙ端末６−１から表示入力ルーチン５−１、ｔ
ｏｐインタフェース２−１、ＳＰゼインフェース３−１
を介してチェンジコマンドを■ＯＰデバッガ４−１に送
る。ＩＯＰデバ７ガ４−１は、このチェンジコマンドを
受信したことに対応して、ＳＰゼインフェース３−１を
介して■ＯＰインタフェース２−１に対して切替命令を
発行する。この切替命令の発行を受けた１０Ｐインタフ
ェース２−１は、この切替命令を検出して、ＳＰデバッ
ガｌに制御を戻す。これにより、第１で説明したように
、ｔｔｙ端末６−１が接続され、デバッグを行うことが
可能となる。
以上のように、１台のｔｔｙ端末６−１を、ＳＰデバッ
ガ１あるいはＩＯＰデバッガ４−１のいずれかに対して
切り換える態様で接続してデバッグを効率的に行うこと
が可能となる。
ガ１あるいはＩＯＰデバッガ４−１のいずれかに対して
切り換える態様で接続してデバッグを効率的に行うこと
が可能となる。
（発明の効果〕
以上説明したように、本発明によれば、システム中に複
数のプロセッサをもつ場合に、これら複数のプロセッサ
間で相互に通信するインクフェースを設けると共に１台
の入出力端末を複数のデバフガに対して切り換える態様
で接続してデバッグを行う構成を採用しているため、１
台の入出力端末を用いて複数のプロセッサが使用するデ
バッグ対象のプログラムを効率的にデバッグすることが
できる。
数のプロセッサをもつ場合に、これら複数のプロセッサ
間で相互に通信するインクフェースを設けると共に１台
の入出力端末を複数のデバフガに対して切り換える態様
で接続してデバッグを行う構成を採用しているため、１
台の入出力端末を用いて複数のプロセッサが使用するデ
バッグ対象のプログラムを効率的にデバッグすることが
できる。
第１図は本発明の原理構成図、第２図は本発明の１実施
例構成図、第３図は従来のＩＯＰをもったシステムでの
プログラムのデバッグ構成例を示す。 図中、１はＳＰデバッガ、２．３はインタフェース、４
は５ＬｌＢデバツガ、５は表示入力ルーチン、６は入出
力端末を表す。
例構成図、第３図は従来のＩＯＰをもったシステムでの
プログラムのデバッグ構成例を示す。 図中、１はＳＰデバッガ、２．３はインタフェース、４
は５ＬｌＢデバツガ、５は表示入力ルーチン、６は入出
力端末を表す。
Claims (1)
- 【特許請求の範囲】 複数のプロセッサを有するシステムにおけるデバッグを
行うデバッグ制御方式において、入出力端末（６）が接
続されている本体システム側のプロセッサによって使用
されるプログラムのデバッグを行うシステムプロセッサ
デバッガ（以下ＳＰデバッガという）（１）と、 入出力端末（６）が接続されていないサブシステム側の
プロセッサによって使用されるプログラムのデバッグを
行うサブシステムプロセッサデバッガ（以下ＳＵＢデバ
ッガという）（４）と、 ＳＰ側に設け、入出力端末（６）から入力された情報を
ＳＵＢ側に送ると共に、ＳＵＢ側から送られてきたデー
タを解析してＳＰデバッガ（１）に対する切替要求命令
の時にＳＰデバッガ（１）への復帰を行い、表示データ
の時に入出力端末（６）に出力するインタフェース（２
）と、 ＳＵＢ側に設け、ＳＰ側から送られてきた情報をＳＵＢ
デバッガ（４）に通知すると共に、このＳＵＢデバッガ
（４）から通知された情報をＳＰ側に送るインタフェー
ス（３）とを備え、 ＳＰ側に設けた入出力端末（６）からデバッガを切り換
えるデバッグ切替命令をデバッグ中のＳＰデバッガ（１
）あるいはＳＵＢデバッガ（４）に対して必要に応じて
入力し、他方のものに切り換えてデバッグを行い得るよ
うに構成したことを特徴とするデバッグ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62249252A JPH0192847A (ja) | 1987-10-02 | 1987-10-02 | デバック制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62249252A JPH0192847A (ja) | 1987-10-02 | 1987-10-02 | デバック制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0192847A true JPH0192847A (ja) | 1989-04-12 |
Family
ID=17190196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62249252A Pending JPH0192847A (ja) | 1987-10-02 | 1987-10-02 | デバック制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0192847A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05197586A (ja) * | 1991-02-27 | 1993-08-06 | Fuji Xerox Co Ltd | 分散型情報処理システムのデバッグ方式 |
| WO2006137223A1 (ja) * | 2005-06-22 | 2006-12-28 | Nec Corporation | デバッグシステム、デバッグ方法、およびプログラム |
-
1987
- 1987-10-02 JP JP62249252A patent/JPH0192847A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05197586A (ja) * | 1991-02-27 | 1993-08-06 | Fuji Xerox Co Ltd | 分散型情報処理システムのデバッグ方式 |
| WO2006137223A1 (ja) * | 2005-06-22 | 2006-12-28 | Nec Corporation | デバッグシステム、デバッグ方法、およびプログラム |
| JP5163120B2 (ja) * | 2005-06-22 | 2013-03-13 | 日本電気株式会社 | デバッグシステム、デバッグ方法、およびプログラム |
| US8589879B2 (en) | 2005-06-22 | 2013-11-19 | Nec Corporation | Debugging system, debugging method, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0192847A (ja) | デバック制御方式 | |
| JP3394834B2 (ja) | マルチプロセッサシステムを構成する装置のデバッグ方式 | |
| JPH0773278B2 (ja) | マルチプロセッサシステム | |
| JPH08166815A (ja) | プラント監視制御システム | |
| JPS63216162A (ja) | デバツグ方式 | |
| JPS63174160A (ja) | マルチプロセツサシステムのデバツグ方法 | |
| JPS6368950A (ja) | チヤネル障害処理試験方式 | |
| JPH0395638A (ja) | デバッグ装置 | |
| JPH02184935A (ja) | デバッガの入出力支援方法 | |
| JPS644211B2 (ja) | ||
| JPS63249231A (ja) | プロセツサ間通信を利用したデバツグ方式 | |
| JPS61160105A (ja) | タイミング制御システム | |
| JPS63106051A (ja) | マイクロコンピユ−タ開発支援装置 | |
| JPH01300364A (ja) | マルチプロセッサ方式 | |
| JPH04123235A (ja) | マイクロプログラムのデバッグ方式及び方法 | |
| JPS62196736A (ja) | 擬似障害発生方式 | |
| JPH0196725A (ja) | マルチウインドウ制御装置 | |
| JPH03269737A (ja) | デバッグ方式 | |
| JPH04351149A (ja) | 電子交換機システムにおけるデータ通信制御方式 | |
| JPH06223046A (ja) | バストレース実行方法 | |
| JPS63231542A (ja) | デバツガ装置 | |
| JPH03280690A (ja) | マルチプロセツサ式交換機におけるプログラム解析装置 | |
| JPH01302462A (ja) | マルチプロセッサのモニタ方式 | |
| JPS6091469A (ja) | 入出力インタ−フエイス回路 | |
| JPH0325655A (ja) | 中央処理装置間制御方式 |