JPS63174160A - マルチプロセツサシステムのデバツグ方法 - Google Patents

マルチプロセツサシステムのデバツグ方法

Info

Publication number
JPS63174160A
JPS63174160A JP62006657A JP665787A JPS63174160A JP S63174160 A JPS63174160 A JP S63174160A JP 62006657 A JP62006657 A JP 62006657A JP 665787 A JP665787 A JP 665787A JP S63174160 A JPS63174160 A JP S63174160A
Authority
JP
Japan
Prior art keywords
console
program
processor
data
control program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62006657A
Other languages
English (en)
Inventor
Takeshi Suga
武 菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP62006657A priority Critical patent/JPS63174160A/ja
Publication of JPS63174160A publication Critical patent/JPS63174160A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、マルチプロセッサシステムのデバッグ方法
の改良に関する。
従来の技術 メインプロセッサと1台以上のサブプロセンサとが共有
メモリを介して結合されたマルチプロセッサシステムに
おいては、一般に次のような方法でデバッグを行なって
いた。
各プロセッサ上で動作する制御プログラムの一部として
、メモリのリード/ライト・プログラムのスタート/ス
トップ・シングルステップ等の動作を制御するためのデ
バッグ用プログラム(以下デバッガと称する)を搭載し
ておく。このデバッガに試験のために各種データ(命令
を含む)を与えて動作させ、それに対するデバッグ対象
プログラムの応答データを出力させてチェックする。
上記デバッガとの間のデータの入出力(マン・マシン・
インターフェイス)は、キーボードおよびCRTディス
プレイ等を備えたコンソールによって行なう。
従来の方法では、メインプロセッサだけでなく各サブプ
ロセッサにもそれぞれコンソールを接続し、デバッグを
行なっていた。つまり、各プロセッサのコンソールを用
いて、各プロセッサ上で個別に対象となるプログラムの
単体デバッグを行ない、その後各プロセッサ上で動作す
るプログラムを結合して総合デバッグを行なうという手
順をとっていた。
発明が解決しようとする問題点 上述した従来のデバッグ方法では、本来コンソールが必
要でないプロセッサにもデバッグツールとしてのコンソ
ールが必要となシ、コンソール自体およびコンソール制
御プログラム等の付帯的なコストがかかってしまう。
また、各プロセッサ上で単体デバッグを行なった後、そ
れらの結合テストを行なうという手順をとるため、異常
が起きた場合、直接の原因となる箇所が見つけにりく、
すべてのプログラムの見なおしが必要となり、作業効率
が非常に悪くなる。
これらの問題は以下の理由で生じる。例えばメインプロ
セッサに何らかのデータが与えられ、それに応答してメ
インプロセッサのデバッグ対象プログラムが動作し、共
有メモリを介してサブプロセッサに何らかのデータが渡
され、そのデータがサブプロセッサのデバッグ対象プロ
グラムで処理され、その結果メインプロセッサに何らか
のデータを返す。これがシステムの基本的な動作の流れ
であるが、デバッグ対象プログラムが、個々のプロセッ
サの内部処理に関わる部分と、プロセッサ間のインター
フェイスに関わる部分とに分かれていないので、全体の
流れをテストしたのではどこに異常があるのかを見つけ
るは困難である。
そこで個々のプロセッサにコンソールを付設し、プロセ
ッサ間のデータの受授を実際に行なうのではなくて、他
のプロセッサとのデータの受授を仮想的に行なったもの
としてデバッグ対象プログラムを動作させることを、個
々のプロセッサにおけるコンソールとデバッガによって
行なう。このような単体デバッグを行なった後、各デバ
ッグ対象プログラムを結合させてテストする訳である。
この発明は上述した従来の問題点に鑑みなされたもので
、その目的は、メインコンソールのみを用いてシステム
中の各プロセッサおよびそれらの結合を効率よく試験で
きるデバッグ方法を提供することにある。
問題点を解決するための手段 そこでこの発明では、各プロセッサ間で共有メモリを介
して通信を行なうだめの通信制御プログラムと、各プロ
セッサ上にてメモリのリード/ライト・プログラムのス
タート/ストップ・シングルステップ等の動作を制御す
るためのデバッグ用プログラム(デバッガ)と、メイン
プロセッサ上にてコンソールとの間の入出力を制御する
ためのコンソール制御プログラムとについては、他のデ
バッグ対象プログラムとは切シ離して事前に検査してお
き、上記コンソール・上記コンソール制御プログラム・
上記共有メモリを用いて、各プロセッサの上記デバッグ
用プログラムに試験用のデータを渡してデバッグ対象プ
ログラムを動作させるとともに、それに対する応答デー
タを上記コンソールに出力させるようにした。
作用 メインプロセッサに付設したコンソール(メインコンソ
ールと言う)でサブプロセッサに対する試験用データを
入力すると、上記コンソール制御プロセッサ・上記通信
制御プログラム、上記共有メモリを介して該当サブプロ
セッサの上記デバッガにデータが正しく伝わる。なぜな
ら、このデータ系路に未験査のデバッグ対象プログラム
が介在しないからである。従って、メインコンソールを
使ってサブプロセッサのデバッグ対象プログラムを意図
どおシに動作させることができ、その応答データも上記
と逆の経路で正しくメインコンソールに伝わる。
実施例 図のように、メインプロセッサ1と1台以上のサブプロ
セッサ2とがシステムバス3.共有メモリ4を介して結
合されている。メインプロセッサ1にはコンソール5が
付設されているが、サブプロセッサ2には無い。
メインプロセッサ1上で動作する制御プログラムは、コ
ンソール5との間の入出力を制御するコンソール制御プ
ログラム6と、共有メモリ4を介してサブプロセッサ2
と通信を行なうだめの通信制御プログラム7と、デバッ
ガ8と、その他のデバッグ対象プログラム9とに分かれ
る。
サブプロセッサ2上で動作する制御プログラムは、共有
メモリ4を介して他のプロセッサと通信を行なうための
通信制御プログラム10と、デバッガ11と、その他の
デバッグ対象プログラム12とに分かれる。
通信制御プログラム7.10は、送信データを共有メモ
リ4の所定エリアに書き込んだ後、その旨を相手側プロ
セッサに割込みにより通知する送信機能と、割込みによ
る通知を受けて共有メモリ4の所定エリアのデータを読
み取る受信機能とを有する。この通信制御機能はデバッ
グ対象プログラム9,12の内容に係わらない汎用的な
もので、これを事前に検査しておくことは容易である。
同様に、コンソール制御プログラム6もデバッグ対象プ
ログラム9.12の内容に係わらない汎用的なもので、
これを事前に検査しておくことは容易である。
デバッガ8.11は、メモリのリード/ライト・プログ
ラムのスタート/ストップ・シングルステップ等のデバ
ッグ操作に必要な動作を制御するプログラムで、当然な
がらこれは事前に検査しである。
以上の前提条件において、本発明では次のようにシステ
ムのデバッグを行なう。
コンソール6からメインプロセッサ1のデバッガ8に試
験用データ(命令を含む)を与え、デバッガ8によシブ
バッグ対象プログラム9を動作させ、その結果をコンソ
ール6に出力させてそれをチェックする。なお、コンソ
ール6との間の入出力はコンソール制御プログラム6を
経由するが、このことは特記しない。
また、コンソール6からの入力で通信制御プログラム7
を起動するとともに、これにサブプロセッサ2向けの試
験用データ(命令を含む)を入力する。すると、通信制
御プログラム7は渡された試験用データを共有メモリ4
の所定エリアに書き込み、サブプロセッサ2に割込みを
かける。サブプロセッサの通信制御プログラム10がこ
の割込みに応答し、共有メモリ4に書き込まれた試験用
データを読み取り、デバッガ11を起動してそのデータ
を渡す。デバッガ11はそれに従ってデバッグ対象プロ
グラム12を動作させ、その結果を通信制御プログラム
10に渡す。この試験結果のデータは上記とは逆に、通
信制御プログラム10から通信制御プログラム7へ共有
メモリ4を経由して転送され、コンソール5に表示され
る。
上述したメインプロセッサ1のデバッグとサブプロセッ
サ2のデバッグとを並行して行なうことができ、勿論、
デバッグ対象プログラム9と12とをインターフェイス
させた状態でデバッグするこトカできる。メインプロセ
ッサ1からの試験結果とサブプロセッサ2からの試験結
果とをコンソール5のディスプレイ画°面を分割して同
時に表示すれば、システムの動きを容易に把握すること
ができる。
発明の効果 以上詳細に説明したように、この発明のデバッグ方法に
よれば、1台のコンソールから複数のプロセッサのデバ
ッガに対し、試験用の各種データを、デバッグ対象プロ
グラムを経由することなく正しく伝えることができると
ともに、各プロセッサの試験結果をやはシブバッグ対象
プログラムを経由せずに1台のコンソールに集めて表示
することができるので、マルチプロセッサシステムのデ
バッグを1台のコンソールで低コストでかつ能率よ〈実
施することができ、しかも異常原因の究明性も向上する
【図面の簡単な説明】
図はこの発明を実施するマルチプロセッサシステムの一
例を示すブロック図である。 1・・・メインプロセッサ、2・・・サブプロセッサ、
3・・・システムバス、4・・・共有メモリ、5・・・
コンソール。

Claims (1)

    【特許請求の範囲】
  1. メインプロセッサと1台以上のサブプロセッサとが共有
    メモリを介して結合されたマルチプロセッサシステムに
    おいて、各プロセッサ間で共有メモリを介して通信を行
    なうための通信制御プログラムと、各プロセッサ上にて
    メモリのリード/ライト・プログラムのスタート/スト
    ップ・シングルステップ等の動作を制御するためのデバ
    ッグ用プログラムと、メインプロセッサ上にてコンソー
    ルとの間の入出力を制御するためのコンソール制御プロ
    グラムとについては、他のデバッグ対象プログラムとは
    切り離して事前に検査しておき、上記コンソール・上記
    コンソール制御プログラム・上記通信制御プログラム・
    上記共有メモリを用いて、各プロセッサの上記デバッグ
    用プログラムに試験用データを渡してデバッグ対象プロ
    グラムを動作させるとともに、それに対する応答データ
    を上記コンソールに出力させることを特徴とするマルチ
    プロセッサシステムのデバッグ方法。
JP62006657A 1987-01-14 1987-01-14 マルチプロセツサシステムのデバツグ方法 Pending JPS63174160A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62006657A JPS63174160A (ja) 1987-01-14 1987-01-14 マルチプロセツサシステムのデバツグ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62006657A JPS63174160A (ja) 1987-01-14 1987-01-14 マルチプロセツサシステムのデバツグ方法

Publications (1)

Publication Number Publication Date
JPS63174160A true JPS63174160A (ja) 1988-07-18

Family

ID=11644447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62006657A Pending JPS63174160A (ja) 1987-01-14 1987-01-14 マルチプロセツサシステムのデバツグ方法

Country Status (1)

Country Link
JP (1) JPS63174160A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311457A (ja) * 1989-06-09 1991-01-18 Fuji Electric Co Ltd マイクロコンピュータシステムのモニタ用表示方式
JPH04213125A (ja) * 1990-12-06 1992-08-04 Fuji Facom Corp プログラムデバッグ方法
JPH096645A (ja) * 1995-06-23 1997-01-10 Nec Corp マルチプロセッサシステム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311457A (ja) * 1989-06-09 1991-01-18 Fuji Electric Co Ltd マイクロコンピュータシステムのモニタ用表示方式
JPH04213125A (ja) * 1990-12-06 1992-08-04 Fuji Facom Corp プログラムデバッグ方法
JPH096645A (ja) * 1995-06-23 1997-01-10 Nec Corp マルチプロセッサシステム

Similar Documents

Publication Publication Date Title
EP0056060A1 (en) Data processing system
EP1754156A2 (en) Data processing system with trace co-processor
EP0902367B1 (en) Data processing unit with debug capabilities
JPS63174160A (ja) マルチプロセツサシステムのデバツグ方法
JP2001249823A (ja) マイクロコンピュータ開発支援装置
JPS6310456B2 (ja)
JPH0395638A (ja) デバッグ装置
JPS59202547A (ja) デバツグ装置
JPS59128652A (ja) デイスプレイ装置を用いたプログラム検査方式
JPH01169546A (ja) マルチタスクデバッカ
JPS60107146A (ja) Lsiのデバッグシステム
JPH0773278B2 (ja) マルチプロセッサシステム
JPS63249231A (ja) プロセツサ間通信を利用したデバツグ方式
JPS58121461A (ja) 診断プログラムのデバツグ装置
JPS6015749A (ja) インラインtmp方式
JPH01187644A (ja) 情報処理装置の保守方式
JPH0192847A (ja) デバック制御方式
JPS6014351A (ja) 自動試験方式
JPH11249929A (ja) プログラム制御されるユニット
JPH05250207A (ja) デバッグ保守システム
JPS62212739A (ja) 大規模集積回路
JPH04213125A (ja) プログラムデバッグ方法
JPS6129948A (ja) 複合処理装置のインタ−フエ−ス・テスト方式
JPH03209534A (ja) プログラム開発支援装置
JPS619732A (ja) プログラマブルコントロ−ラ