JPS6129948A - 複合処理装置のインタ−フエ−ス・テスト方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は複合処理装置における処理装置間のインターフ
ェース動作の自己テスト方式に関する。

〔発明の背景〕

ＣＰＵが複数の独立な処理装置の複合体として構成され
ている所謂複合処理装置では、処理装置間のインターフ
ェース動作を検証する場合、論理シミュレーションで全
ての機能をテストすることは困難である。、二の主な原
因は、シミュレーション範囲が莫大な規模となるためで
ある。従って、処理装置間のインターフェース動作のう
ち、ＣＰＵの命令処理とは直接関係ないオペレータ操作
。

保守員操作の機能については、実際の装置で検証するこ
とが多い。

一方、大型ＣＰＵの場合、上記操作機能は種類、内容共
にかなり複雑なものとなるため、一般には専用の制御処
理装置（一般にサービスプロセッサと呼ばれる）に内蔵
されたプログラムで実現される。従って、これらの操作
機能の検証を行う場合は、専用の制御処理装置の動作を
簡単に効率よく検証することが必要となる。

従来、かかる検証は、演算処理装置上で実行可能なテス
トプログラムによって行うか（例えば特　　　゛開昭５
８−４　／１．５５号公報）、或いは適当なツールを専
用制御装置に接続して実施していた。製品検査まで含め
て考慮し、た場合テストプログラムの方か操作性の点で
有利であり汎用性がある。しかし、従来のテストプログ
ラムによるテスト方法では、制御処理装置に対し、演算
処理装置から特殊な診断命令を用いてキーボードコード
などのテスト入力データをケ、え、演算処理装置を含め
てこのテスト入力データに従って動作をさせ、結果の一
部を演算処理装置から命令で読み出して期待値と比較し
ていたため、制御処理装置の動作、即ち。

演算処理装置との間のインタフェース動作を端的に検証
できない欠点があった。

〔発明の目的〕

本発明の目的は、演算処理装置と制御処理装置の間のイ
ンターフェース動作を、特別の外付はツールを用いず演
算処理装置上のプログラムで検証することを可能とする
自己テスト方式を提供することにある。

〔発明の概要〕 本発明は、演算処理装置とこれの運転制御等を支援する
制御処理装置とを含む複合処理装置において、演算処理
装置内にテストモードラッチを設け、該テストモートラ
ッチのセット条件下で、制御処理装置からのコマンドを
演算処理装置に対する通常モードでのコマンドとじては
扱わず、これにより制御処理装置からの動作内容を演算
処理装置上のプログラムで逐一検証することを可能とす
るものである。

〔発明の実施例〕

以下１本発明の一実施例を図面により詳細に説明する。

　。

第１図は、制御処理装置１．演算処理装置８゜主記憶装
置１０から成る複合処理装置の例である。

制御処理装置１は、演算処理装置８に対しインターフェ
ース線２を通じて久タート、ストップ、リセット等のオ
ペレータ操作や、診断・保守・障害処理、構成変更の為
のサービス操作の指示及び演算処理装置８の状態監視を
行う。演算処理装置８は、またインターフェース線２を
通じて、構成制御命令・診断命令の実行や障害処理の要
求を制御処理装置１に送出する。通常、演算処理装置８
は主記憶装置ＩＯ内に格納されているプログラムを命令
処理部７がインターフェース線９を通して読み出し実行
する。命令処理部７は構成制御命令・診断命令など制御
処理装置ｌの支援を必要とする命令の実行の際、インタ
ーフェース線６を通して制御処理装置インターフェース
部５に要求を発行する。制御処理装置インターフェース
部５はこの要求を受は取ると、制御処理装置１との間で
定められた様式に前記要求の内容を変換し、インターフ
ェース線２を通して制御処理装置１に要求を転送する。

インターフェース線３および４は本発明により具備され
たものである。インターフェース線３は制御処理装置１
に対してプログラムから動作指示・外乱を与える為の手
段である。本実施例ではインターフェース線３は、制御
処理装置インターフェース部５に接続されているが、こ
れは本発明の本質ではない。演算処理装置８で実行され
るプログラムから制御処理装置１に対して上記の動作指
示・外乱を与えることができれば、他の実現方法でもよ
い。インターフェース線４は、制御処理装置１からイン
ターフェース線２を通して発行さ九たコマンドを制御処
理装置インターフェース部にて受は取った時、それを実
行せずに命令処理部７に対して外部割込を発行し、主記
憶装置１０内のプログラムに直接コマンド内容を渡す為
のパスである。この動作は１通常運転時には制御処理装
置インターフェース部５内に設けられた後述のモードラ
ッチにてガードされており、テストプログラム実行時に
、命令または人手操作等の方法によって上記モードラッ
チがセットされた場合のみ有効となる。

第２図は演算処理装置内の制御処理装置インターフェー
ス部５を詳細に示したものである。第２図中、インター
フェース線２１〜２４は第１図の２に対応する。制御処
理装置ｌから発行されたコマンドコードはインターフェ
ース線２１を通し、てコマンドレジスタ２６に伝達され
、インターフェース線２２によって制御処理装置１から
与えられるストローブ信号のトリガーパルスのタイミン
グでラッチされる。フリップフロップ３０はテストモー
トラッチであり、命令処理部７からインターフェース線
６を通し・てテストモードセット／リセットの診断命令
が発行されると、制御部２５によってセット／リセット
される。このモードラッチ３０がセント状態の場合、ア
ンド回路２８がオンし、アンド回路２９はインバータ２
７を通じてオフとなる。これにより、インターフェース
線２２のトリガーパルスは制御部２５にグ、えられない
ため、制御処理装置ｌからのコマンドは制御部２５に伝
わらず、アンド回路２８．インターフェース線４を通し
、て直接命令処理部７に外部割込みが発せられる。命令
処理部はこの外部割込によって割込処理を始める。コマ
ンドレジスタ２６の内容は。

制御部２５の制御下でインターフェース線６を通し、診
断命令によって読み出される。また、センスデータを設
定する診断命令が命令処理部７から発行されると、イン
ターフェース線６を通して。

制御部２５によってデータがセンスデータレジスタ３１
に設定され、同時にフリップフロップ３２がオンとなり
、インターフェース線２４によって制御処理装置１にデ
ータが準備された事を報告する。制御処理装置１はこの
報告を受は取ると、センスデータレジスタ３１の内容を
読み出す。フリップフロップ３２は２セツトと同様に診
断命令によってリセットされる。

次に、第１図及び第２図の構成による自己テストの例と
して、制御処理装置１の持つ操作機能の１つであるｒＲ
ＥＳＥＴＪ動作をテストプログラムで自己テストする方
法を説明する。

制御処理装置１におけるｒＲＥｓＥＴ」機能は。

キーボード上のキーをｒＲＪ　　ｒＥＪ　　ｒＳＪ　　
ｒＥＪｒＴＪと連続して押す事により起動されるものと
する。このｒＲＥＳＥＴＪ動作のフローチャートを第３
図に示す。まず、演算処理装置１をストップさせる為、
ストップコマンドを発行する（ステップ１０１）。次に
ストップ状態になったかどうかを確認する為センスコマ
ンドを発行しくステップ１０２）、センスデータが制御
処理装置インタフェース部５のセンスデータレジスタ３
１に準備されるのを待つ（ステップ１０３）。センスデ
ータカ宣曽備された事をインタフェース線２４を通して
認識すると、センスデータをインタフェース線２３を通
して読出し、続出終了コマンドを発行する（ステップ１
０４）。センスデータの内容を調へ、演算処理装置がス
トップ状態になったかどうかを調べる（ステップ１０５
）。もしストップしていなければストップするまで待つ
為、センスコマンドを再度発行する（ステップ１０２）
、もしストップしていれば、リセットコマンドを発行す
る（ステップ１０６）。演算処理装置内のリセット処理
の終了はセンスデータによって認識さ九る。

従ってストップ状態の検出と同様にセンスコマンドによ
ってリセット終了を待ってｒＲＥ　Ｓ　Ｅ　ＴＪ処理終
了となる（ステップ１０７〜１１０）。

第４図及び第５図は制御処理装置ｌのｒＲＥ　５ＥＴＪ
機能を演算処理装置からテストする為のテストプログラ
ムのフローチャートを示す。テストプログラムは２つの
部分から成る。テストの開始と結果のチェックを行うメ
インプログラムと、制御処理装置から発行されるコマン
ドの蓄積と応答処理を行う割込処理プログラムである。

第４図はメインプログラム、第５図は割込処理プログラ
ムのフローチャートである。これらのプログラムは外部
記憶装置（図示せず）から主記憶装置１０にロードされ
、演算処理装置８で実行される。

メインプログラムは、テストの開始にあたり診断命令を
発行し、インタフェース線６を通し、て制御処理装置イ
ンタフェース部５内のモードラッチ３０をオンにしてテ
ストモードとする（ステップ２０１）。デス１〜モード
状態では制御処理装置Ｉからコマンドが発行されると、
そのトリガーは制御処理装置インタフェース部５を素通
りし、インタフェース線４により命令処理部７への割込
要因として直接伝えられる。次にメインプログラムは。

第５図の割込プログラムとのインタフェースの為の［テ
スト開始フラグ」をセットする（ステップ２０２）。こ
のフラグはテストが終了した時に割込プログラムがリセ
ットする。メインプログラムはこわらの前処理を行った
後、制４御処理装置ｌに対しｒＲＥＳＥＴＪ機能の実行
を指示する為１診新命令によって文字列″Ｒ″″′Ｅ″
’　”Ｓ”　”Ｅ″″”　Ｔ　”を送出する（ステップ
２０３）。これらの文字列はインタフェース線３を通っ
て制御処理装［１に伝えられる。制御処理装置１は、こ
の文字列を受は取ると、通常のキー人力処理と同し様に
ｒＲＥＳＥＴＪ処理を開始する。メインプログラムはこ
の後、割込処理プログラムからテスト終了が報告される
までループする（ステップ２０４）。

一方、制御処理装置ｌは第３図に示すフローチャートに
従って処理を開始する。まず演算処理装置８に対するス
トップコマンドを発行する。前述の様に、テストモード
では制御処理装置１の発行したコマンドは制御処理装置
インタフェース部５では何も処理されず、単に割込とし
て命令処理部７に伝えられる。命令処理部７は、このス
トップコマンドによる割込を受取るとメインプログラム
−のループから抜け、第５図に示す割込処理プログラム
の実行を始める。

割込処理プログラムでは、まず１診断命令を発行し、制
御処理装置インタフェース部５内にあるコマンドレジス
タ２６の内容を読み出す（ステップ３０１）。次に、読
み出し、たコマントコ−１−を主記憶装置１０の特定エ
リアに時系列順にコマンドリストとして蓄積する（ステ
ップ３０２）。ストップコマンドの場合、割込処理プロ
グラムは読み出したコマンドコードを主記憶装置１０に
蓄積するだけで処理終了となる。通常、演算処理装置８
は制御処理装置１に比べ十分速い為、制御処理装置１が
次のコマンドを発行する前に割込処理プログラムの処理
は終了し、再びメインプログラムのループに戻る。もし
次のコマンドの発行を割込処理プログラムの処理終了ま
で遅らせる必要があるならば、何らかのプロトコルを設
ければよい。

制御処理装置１はストップコマンドに続いて、センスコ
マンドを発行する。これはストップコマンドにより演算
処理装置がストップした事を確認する為である。このセ
ンスコマンドもストップコマンドと同様に命令処理部７
に対する割込要因となり、メインプログラム内のループ
から再び第５図の割込プログラムの実行に入る。割込処
理プログラムは、センスコマンドの場合は畦にコマンド
コードを蓄積するだけでなく、ス１−ツブ状態を示すセ
ンスデータを制御処理装置ｌに返す為に、センスデータ
をテーブルから取り出しくステップ３０／Ｉ）１診断命
令を発行して制御処理装置インタフェース部５内のセン
スデータレジスタ３１に値を設定し、フリップフロップ
３２をオンとし７て処理終了となる（ステップ３０５）
。制御処理装置ｊはこのセンスデータによりストップし
たと判定しりセットコマンドを発行する。

以下同様にして、１つのコマンドｍ位に制御処理装置１
と割込処理プログラムの間のやり取りが続けられ、所定
の個数のコマンドを全て受は取ると、割込処理プログラ
ムは「テスト開始フラグ」をリセットする（ステップ３
０６〜３０９）。このフラグのリセットにより、メイン
プログラムはループから抜は出し１割込処理プログラム
が蓄積したコマンドコードを調べ所定のコマンドを全て
受は取ったかどうかをチェックしくステップ２０５）、
最後に診断命令によってテストモードを解除する（ステ
ップ２０６）。

本実施例ではテストの終了条件を、受は取ったコマンド
の個数とし、これを割込プログラム内で判定したが、別
の方法１例えば最後のコマンドを受は取ったかどうか、
或いはキー人力でケ・えるなどの方法も考えられる。

また、ｒＲＥＳＥＴＪ以外の制御処理装置１の機能につ
いても、演算処理装置８に関するものはコマンドの列で
定義されている。従って第４図、第５図のアルゴリスム
を用いてテストが可能である。

〔発明の効果〕

本発明によれば、独立なプロセッサとして作られた演算
処理装置とその制御処理装置の間に定義された広範なイ
ンタフェース動作を、演算処理装置上で実行可能なプロ
グラムによって自動的に自己テストが可能となる。通常
、制御処理装置が演算処理装置に対し行う処理にはシス
テムリセット、イニシャルプログラムロート、イニシャ
ルマイクロプログラムロードなどの初期化機能や、障害
処理などかなり複雑な手順を必要とするものが多い。

本発明によればプログラムによって演算処理装置の内部
状態の変化を仮想的に実現する事が可能となり、制御処
理装置の持つインタフェース動作機能を個々の手順のレ
ベルで自動的にかつ経済的に検証が可能となる効果があ
る。また、制御処理装置力轡寅算処理装置以外の例えば
入出力処理装置などを同じインタフェースを用いて制御
する場合も。

同様のプログラムによる仮想化が可能であり、デバッグ
効率の向上、或いは制御処理装置側の動作検証を入出力
処理装置を実際には接続していない状態でも実施可能と
なる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。 第２図は第１図の制御処理装置インタフェース部を詳細
に示した図、第３図は制御処理装置におけるｒＲＥＳＥ
ＴＪ機能の流れ図、第４図及び第５図は制御処理装置の
「ＲＥＳＥＴ」機能を検証する為のテストプログラムの
メインプログラムと割込処理プログラムの流れ図である
。 １・・制御処理装置、　　２，３，４，６．９・・・イ
ンタフェース線、　　５・・・制御処理装置インタフェ
ース部、　７・・・命令処理部、　８・・・演算処理装
置、　　１０・・・主記憶装置、　２１．２２＋２３．
２４・・・インタフニー＼線、　　　２６．２７・・フ
リップフロップ、　２５・・・制御部、　　３０・・テ
ストモードラッチ。 第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. （１）演算処理装置とこれの運転制御等を支援する制御
   処理装置を具備する複合処理装置において、演算処理装
   置内にテストモードラッチを設け、該モードラッチがセ
   ットされた場合、制御処理装置から演算処理装置に発行
   されるコマンドを演算処理装置上の処理プログラムで処
   理可能とし、制御処理装置の動作内容を演算処理装置上
   のプログラムで検証することを特徴とする複合処理装置
   のインターフェース・テスト方式。