JPS6248872B2 - - Google Patents
Info
- Publication number
- JPS6248872B2 JPS6248872B2 JP57005606A JP560682A JPS6248872B2 JP S6248872 B2 JPS6248872 B2 JP S6248872B2 JP 57005606 A JP57005606 A JP 57005606A JP 560682 A JP560682 A JP 560682A JP S6248872 B2 JPS6248872 B2 JP S6248872B2
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- processing device
- data
- instruction
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012545 processing Methods 0.000 claims description 114
- 230000006870 function Effects 0.000 claims description 3
- 238000003672 processing method Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 19
- 238000012423 maintenance Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 238000004458 analytical method Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 3
- 208000033748 Device issues Diseases 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318558—Addressing or selecting of subparts of the device under test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は、データ処理装置と、システムの監
視、操作および表示を行うサービス・プロセツサ
とを備えるデータ処理システムにおいて、データ
処理装置がメンテナンス命令を発行した時、上記
サービス・プロセツサが上記データ処理装置の記
憶装置に格納されている制御情報を読出し、デー
タ処理装置側の要求する処理を実行するようにな
つたデータ処理システムに関するものである。
視、操作および表示を行うサービス・プロセツサ
とを備えるデータ処理システムにおいて、データ
処理装置がメンテナンス命令を発行した時、上記
サービス・プロセツサが上記データ処理装置の記
憶装置に格納されている制御情報を読出し、デー
タ処理装置側の要求する処理を実行するようにな
つたデータ処理システムに関するものである。
従来、データ処理装置の試験を行うとき、デー
タ処理装置上で動作するテストプログラムを用い
てデータ処理装置の機能試験を行つているが、テ
ストプログラム走行時、データ処理装置を種々の
状態（障害状態、異常状態を含む）を設定する必
要があつた。このため、従来はオペレータがデー
タ処理装置の制御パネルなどを用いて各種の状態
の設定や制御、解除などを行つていた。このよう
な従来方式では、テストの省力化を行うことが出
来ず、また、人手を介するので操作ミスの発生を
避けることが出来なかつた。一方、従来よりデー
タ処理装置はサービス・プロセツサに割込みを発
し、必要な処理の代行を依頼する命令を有してい
るが、最近のデータ処理装置の規模、機能の増大
のため、テストプログラム走行に必要な各種状態
の発生や消去のために新たに多数の命令（あるい
は命令中のオーダ）を用意する必要があつた。こ
の多数の命令のサポートのためには、データ処理
装置側のハードウエアおよびサービス・プロセツ
サ側の処理代行プログラムが莫大なものとなり、
開発工数上、また特にサービス・プロセツサのメ
モリやフアイルの資源活用上、困難なものとなつ
て来ている。
タ処理装置上で動作するテストプログラムを用い
てデータ処理装置の機能試験を行つているが、テ
ストプログラム走行時、データ処理装置を種々の
状態（障害状態、異常状態を含む）を設定する必
要があつた。このため、従来はオペレータがデー
タ処理装置の制御パネルなどを用いて各種の状態
の設定や制御、解除などを行つていた。このよう
な従来方式では、テストの省力化を行うことが出
来ず、また、人手を介するので操作ミスの発生を
避けることが出来なかつた。一方、従来よりデー
タ処理装置はサービス・プロセツサに割込みを発
し、必要な処理の代行を依頼する命令を有してい
るが、最近のデータ処理装置の規模、機能の増大
のため、テストプログラム走行に必要な各種状態
の発生や消去のために新たに多数の命令（あるい
は命令中のオーダ）を用意する必要があつた。こ
の多数の命令のサポートのためには、データ処理
装置側のハードウエアおよびサービス・プロセツ
サ側の処理代行プログラムが莫大なものとなり、
開発工数上、また特にサービス・プロセツサのメ
モリやフアイルの資源活用上、困難なものとなつ
て来ている。
本発明は、上記の考察に基づくものであつて、
サービス・プロセツサ側のメモリやフアイルを多
量に用いることなく、且つデータ処理装置の状態
の設定や変更を人手を介入することなく自動的に
行い得るようになつたデータ処理方式を提供する
ことを目的としている。そしてそのため、本発明
のデータ処理方式は、 第１のデータ処理装置と、 第１のデータ処理装置とは独立したプロセツサ
を持ち、第１のデータ処理装置の内部状態の表示
や設定などの第１のデータ処理装置上で実行され
る制御コマンドの実行指示機能を有する第２のデ
ータ処理装置と を具備するデータ処理システムにおいて、 第１のデータ処理装置は、第２のデータ処理装
置に割込みを発生させる命令を有し、 該命令のオペランド部で指定された第１のデー
タ処理装置のメモリ領域には、第１のデータ処理
装置の制御のための制御情報が格納され、 第２のデータ処理装置は、割込みがかけられた
時に所定の割込みか否かを調べる手段と、 所定の割込みの場合には、第１のデータ処理装
置の命令レジスタに格納されている命令をスキヤ
ンアウトする手段と、 当該命令のオペレーシヨン・コードが所定値の
場合には、当該命令のオペランド部で指定された
第１のデータ処理装置のメモリ領域から制御情報
を取り出す手段と、 当該制御情報の内容を解読し、制御情報内の制
御コマンド又はデータを第１のデータ処理装置上
に設定して実行させる手段とを具備する ことを特徴とするものである。以下、本発明を図
面を参照しつつ説明する。
サービス・プロセツサ側のメモリやフアイルを多
量に用いることなく、且つデータ処理装置の状態
の設定や変更を人手を介入することなく自動的に
行い得るようになつたデータ処理方式を提供する
ことを目的としている。そしてそのため、本発明
のデータ処理方式は、 第１のデータ処理装置と、 第１のデータ処理装置とは独立したプロセツサ
を持ち、第１のデータ処理装置の内部状態の表示
や設定などの第１のデータ処理装置上で実行され
る制御コマンドの実行指示機能を有する第２のデ
ータ処理装置と を具備するデータ処理システムにおいて、 第１のデータ処理装置は、第２のデータ処理装
置に割込みを発生させる命令を有し、 該命令のオペランド部で指定された第１のデー
タ処理装置のメモリ領域には、第１のデータ処理
装置の制御のための制御情報が格納され、 第２のデータ処理装置は、割込みがかけられた
時に所定の割込みか否かを調べる手段と、 所定の割込みの場合には、第１のデータ処理装
置の命令レジスタに格納されている命令をスキヤ
ンアウトする手段と、 当該命令のオペレーシヨン・コードが所定値の
場合には、当該命令のオペランド部で指定された
第１のデータ処理装置のメモリ領域から制御情報
を取り出す手段と、 当該制御情報の内容を解読し、制御情報内の制
御コマンド又はデータを第１のデータ処理装置上
に設定して実行させる手段とを具備する ことを特徴とするものである。以下、本発明を図
面を参照しつつ説明する。
第１図は本発明のハードウエア・インタフエー
スの１実施例構成を示す図、第２図はサービス・
プロセツサのプログラム・モジユール構成を示す
図、第３図は代行命令処理モジユールの構成を示
す図、第４図はMNTA（メンテナンス）命令の
プログラム・モジユール構成を示す図、第５図は
NNTM命令の処理を示すフローチヤート、第６
図はスキヤン制御情報を示す図、第７図はスキヤ
ン制御語（SCW）の構成を示す図、第８図はユ
ニツト部の構成を示す図、第９図はデータ・アド
レス語（DAW）の構成を示す図、第１０図はス
キヤン・アドレス語の構成を示す図、第１１図は
γ１＝Ａのときの制御情報の形式を示す図、第１
２図はユニツト部の構成を示す図、第１３図はγ
１＝Ａのときの各種のオペレーシヨン・データの
形式を表すものである。
スの１実施例構成を示す図、第２図はサービス・
プロセツサのプログラム・モジユール構成を示す
図、第３図は代行命令処理モジユールの構成を示
す図、第４図はMNTA（メンテナンス）命令の
プログラム・モジユール構成を示す図、第５図は
NNTM命令の処理を示すフローチヤート、第６
図はスキヤン制御情報を示す図、第７図はスキヤ
ン制御語（SCW）の構成を示す図、第８図はユ
ニツト部の構成を示す図、第９図はデータ・アド
レス語（DAW）の構成を示す図、第１０図はス
キヤン・アドレス語の構成を示す図、第１１図は
γ１＝Ａのときの制御情報の形式を示す図、第１
２図はユニツト部の構成を示す図、第１３図はγ
１＝Ａのときの各種のオペレーシヨン・データの
形式を表すものである。
第１図において、１０は命令レジスタ、１１は
オペランド・アドレス計算回路、１２はオペラン
ド・アドレス・レジスタ、２０はデコーダ、２１
は割込制御回路、２２は割込原因表示レジスタ、
２３は割込論理和回路、３０は制御情報、４０は
スキヤンイン制御回路、４１はスキヤンアウト制
御回路、４２はメモリ・データ・レジスタ、５０
は割込線、５１と５２はインタフエース線、１０
０はデータ処理装置、１０１はプロセツサ部、１
０２はメモリ部、２００はサービス・プロセツサ
をそれぞれ示している。
オペランド・アドレス計算回路、１２はオペラン
ド・アドレス・レジスタ、２０はデコーダ、２１
は割込制御回路、２２は割込原因表示レジスタ、
２３は割込論理和回路、３０は制御情報、４０は
スキヤンイン制御回路、４１はスキヤンアウト制
御回路、４２はメモリ・データ・レジスタ、５０
は割込線、５１と５２はインタフエース線、１０
０はデータ処理装置、１０１はプロセツサ部、１
０２はメモリ部、２００はサービス・プロセツサ
をそれぞれ示している。
データ処理システムは、データ処理装置１００
とサービス・プロセツサ２００から構成されてい
る。サービス・プロセツサ２００は、システムの
監視や操作、制御などを行うものである。データ
処理装置１００は、プロセツサ部１０１とメモリ
部１０２とを有している。メモリ部１０２には制
御情報３０が格納されており、その先頭番地は
Maで示される。プロセツサ部１０１は、命令レ
ジスタ１０やオペランド・アドレス計算回路１
１、オペランド・アドレス・レジスタ１２、デコ
ーダ２０、割込制御回路２１、割込原因表示レジ
スタ２２、割込論理和回路２３、スキヤンイン制
御回路４０、スキヤンアウト回路４１などを有し
ている。命令語は命令レジスタ１０にセツトされ
る。図示の如きRX形式の場合には第２オペラン
ド部で指定されるアドレスがオペランド・アドレ
ス計算回路１１によつて計算される。命令レジス
タ１０にセツトされた命令のOPコードはデコー
ダ２０によつてデコードされる。OPコードが所
定の値を有しているときには、割込制御回路２１
に所定の信号が送られる。所定の信号が入力され
ると、割込制御回路２１は、割込原因表示レジス
タ２２の所定の割込原因表示ビツトをオンとす
る。割込原因表示レジスタ２２の内容は割込論理
和回路２３によつて論理和がとられ、この論理和
信号が割込線５０上に出力される。スキヤンイン
制御回路４０は、サービス・プロセツサ２００か
ら送られて来たデータをラツチにセツトしたり、
レジスタに各種の制御信号を印加したりするもの
である。スキヤンアウト制御回路４１は、データ
処理装置１００の各部から送られて来るスキヤン
アウト・データを集め、これをスキヤンアウト・
インタフエース線５１上に出力するものである。
サービス・プロセツサ２００は、図示しないが、
処理装置やメモリ、外部記憶装置、デイスプレイ
装置、インタフエース回路などを有しており、デ
ータ処理装置と、無関係に動作できるものであ
る。
とサービス・プロセツサ２００から構成されてい
る。サービス・プロセツサ２００は、システムの
監視や操作、制御などを行うものである。データ
処理装置１００は、プロセツサ部１０１とメモリ
部１０２とを有している。メモリ部１０２には制
御情報３０が格納されており、その先頭番地は
Maで示される。プロセツサ部１０１は、命令レ
ジスタ１０やオペランド・アドレス計算回路１
１、オペランド・アドレス・レジスタ１２、デコ
ーダ２０、割込制御回路２１、割込原因表示レジ
スタ２２、割込論理和回路２３、スキヤンイン制
御回路４０、スキヤンアウト回路４１などを有し
ている。命令語は命令レジスタ１０にセツトされ
る。図示の如きRX形式の場合には第２オペラン
ド部で指定されるアドレスがオペランド・アドレ
ス計算回路１１によつて計算される。命令レジス
タ１０にセツトされた命令のOPコードはデコー
ダ２０によつてデコードされる。OPコードが所
定の値を有しているときには、割込制御回路２１
に所定の信号が送られる。所定の信号が入力され
ると、割込制御回路２１は、割込原因表示レジス
タ２２の所定の割込原因表示ビツトをオンとす
る。割込原因表示レジスタ２２の内容は割込論理
和回路２３によつて論理和がとられ、この論理和
信号が割込線５０上に出力される。スキヤンイン
制御回路４０は、サービス・プロセツサ２００か
ら送られて来たデータをラツチにセツトしたり、
レジスタに各種の制御信号を印加したりするもの
である。スキヤンアウト制御回路４１は、データ
処理装置１００の各部から送られて来るスキヤン
アウト・データを集め、これをスキヤンアウト・
インタフエース線５１上に出力するものである。
サービス・プロセツサ２００は、図示しないが、
処理装置やメモリ、外部記憶装置、デイスプレイ
装置、インタフエース回路などを有しており、デ
ータ処理装置と、無関係に動作できるものであ
る。
第３図はサービス・プロセツサ２００のプログ
ラム・モジユール構成を示すものである。なお、
第２図は代行命令処理関係のみを示すものであ
る。SVPモニタは、データ処理装置１００から割
込みがかけられると、本体系装置割込解析モジユ
ールを起動する。本体系装置割込解析モジユール
は、割込原因を解析し、割込原因に対応した処理
モジユールを起動する。その割込みが診断割込み
であるときには、本体系装置割込解析モジユール
は、代行命令処理タスクを起動する。
ラム・モジユール構成を示すものである。なお、
第２図は代行命令処理関係のみを示すものであ
る。SVPモニタは、データ処理装置１００から割
込みがかけられると、本体系装置割込解析モジユ
ールを起動する。本体系装置割込解析モジユール
は、割込原因を解析し、割込原因に対応した処理
モジユールを起動する。その割込みが診断割込み
であるときには、本体系装置割込解析モジユール
は、代行命令処理タスクを起動する。
第３図は代行命令処理モジユールの構成を示す
ものである。本体系割込解析モジユールによつて
代行命令処理タスクが起動されると、代行命令処
理タスクのオペレーシヨン・コード解析部は、命
令レジスタ１０の中のOPコードをスキヤンアウ
トし、OPコードに対応した処理モジユールを起
動する。OPコードがＸ‘88’の場合には、
MNTA（メンテナンス）命令処理モジユールが
起動される。
ものである。本体系割込解析モジユールによつて
代行命令処理タスクが起動されると、代行命令処
理タスクのオペレーシヨン・コード解析部は、命
令レジスタ１０の中のOPコードをスキヤンアウ
トし、OPコードに対応した処理モジユールを起
動する。OPコードがＸ‘88’の場合には、
MNTA（メンテナンス）命令処理モジユールが
起動される。
第４図はMNTA命令のプログラム・モジユー
ルの構成を示すものである。MNTA命令のプロ
グラム・モジユールは、MNTA命令個別処理部
分（主制御の部分）と、γ１＝０の処理を行う部
分と、γ１＝８の処理を行う部分と、γ１＝９の
処理を行う部分と、γ１＝Ａの処理を行う部分と
を有している。γ１とはMNTA命令の第１オペ
ランド部の内容を示している。γ１＝０のときは
本体系装置における中央処理装置の停止処理が行
われ、γ１＝８のときはスキヤンイン処理が行わ
れ、γ１＝９のときはスキヤンアウト処理が行わ
れ、γ１＝Ａのときは制御情報で指定された種々
の処理が行われる。γ１＝Ａのときに行われる処
理としては、ユニツト・コマンド処理やLD（ロ
ード）パルス処理、STARTパルス処理、
START CLOCK処理、ASYNC（非同期）パル
ス処理、OPSRセツト処理、OPSRリカバリ処理
などがある。なお、ユニツトとは命令ユニツト、
記憶制御ユニツト、記憶ユニツト、チヤネル・ユ
ニツトなどを意味しており、OPSRとはオペレー
シヨンン・ステータス・レジスタを意味してい
る。
ルの構成を示すものである。MNTA命令のプロ
グラム・モジユールは、MNTA命令個別処理部
分（主制御の部分）と、γ１＝０の処理を行う部
分と、γ１＝８の処理を行う部分と、γ１＝９の
処理を行う部分と、γ１＝Ａの処理を行う部分と
を有している。γ１とはMNTA命令の第１オペ
ランド部の内容を示している。γ１＝０のときは
本体系装置における中央処理装置の停止処理が行
われ、γ１＝８のときはスキヤンイン処理が行わ
れ、γ１＝９のときはスキヤンアウト処理が行わ
れ、γ１＝Ａのときは制御情報で指定された種々
の処理が行われる。γ１＝Ａのときに行われる処
理としては、ユニツト・コマンド処理やLD（ロ
ード）パルス処理、STARTパルス処理、
START CLOCK処理、ASYNC（非同期）パル
ス処理、OPSRセツト処理、OPSRリカバリ処理
などがある。なお、ユニツトとは命令ユニツト、
記憶制御ユニツト、記憶ユニツト、チヤネル・ユ
ニツトなどを意味しており、OPSRとはオペレー
シヨンン・ステータス・レジスタを意味してい
る。
第５図イ，ロ，ハは、MATA命令の処理のフ
ローチヤートである。以下、このフローチヤート
について説明する。
ローチヤートである。以下、このフローチヤート
について説明する。
割込が通知されると、割込の受付および割込
発生装置の認識が行われる。
発生装置の認識が行われる。
割込発生元に対応したレスポンス・ルーチン
が起動される。なお、との処理はSVPモニ
タで実行される。
が起動される。なお、との処理はSVPモニ
タで実行される。
本体系装置の割込マスクのセツトおよび割込
原因の解析が行われる。
原因の解析が行われる。
診断割込（DIAG RUPT）であるか否かを調
べる。Yesであればの処理を行い、Noであれ
ば他の割込処理を行う。なお、、の処理は
本体系装置割込解析モジユールによつて行われ
る。
べる。Yesであればの処理を行い、Noであれ
ば他の割込処理を行う。なお、、の処理は
本体系装置割込解析モジユールによつて行われ
る。
オペレーシヨン・コード（OPコード）をス
キヤンアウトで求める。
キヤンアウトで求める。
OPコードがＸ‘88’であるか否かを調べ
る。Yesであれば、MNTA命令であるとし、
の処理を行い、Noであれば他の代行命令処理
を行う。なお、の処理はオペレーシヨン解
析モジユールで実行される。
る。Yesであれば、MNTA命令であるとし、
の処理を行い、Noであれば他の代行命令処理
を行う。なお、の処理はオペレーシヨン解
析モジユールで実行される。
命令レジスタの第１オペランド部（γ１パー
ト）をスキヤンアウトする。
ト）をスキヤンアウトする。
γ１が“０”か否かを調べる。Yesであれば
Ｃ以降の処理を行い、Noであればの処理を
行う。
Ｃ以降の処理を行い、Noであればの処理を
行う。
オペランド・アドレス・レジスタ１２をスキ
ヤンアウトして、実効アドレスMaを求める。
ヤンアウトして、実効アドレスMaを求める。
実効アドレスを先頭アドレスとする領域（制
御情報領域）をサービス・プロセツサのメモリ
に転送する。
御情報領域）をサービス・プロセツサのメモリ
に転送する。
サービス・プロセツサと制御対象ユニツトと
を接続する。制御対象ユニツトは制御情報（オ
ペレーシヨン・データ）の中のUNIT又は
UNIT番号データより求められる。
を接続する。制御対象ユニツトは制御情報（オ
ペレーシヨン・データ）の中のUNIT又は
UNIT番号データより求められる。
γ１が“８”であるか否かを調べる。Yesで
あればの処理を行い、Noであれば〓の処理
を行う。
あればの処理を行い、Noであれば〓の処理
を行う。
オペレーシヨン・データ中のスキヤンイン・
アドレスで指定されるラツチにスキヤンイン・
パルスを送出する。
アドレスで指定されるラツチにスキヤンイン・
パルスを送出する。
γ１が“９”であるか否かを調べる。Yesで
あればの処理を行い、NoであればＢ以降の
処理を行う。
あればの処理を行い、NoであればＢ以降の
処理を行う。
オペレーシヨン・データ中のスキヤンアウ
ト・アドレスで指定されるラツチをスキヤンア
ウトする。
ト・アドレスで指定されるラツチをスキヤンア
ウトする。
データ・アドレス語（DAW）で指定される
メモリ・アドレスにスキヤンアウト結果を格納
する。
メモリ・アドレスにスキヤンアウト結果を格納
する。
γ１がＡであるか否かを調べる。Yesであれ
ばの処理を行い、Noであれば異常処理を行
う。
ばの処理を行い、Noであれば異常処理を行
う。
オペレーシヨン・データ集合中の１オペレー
シヨン・データを取出す。
シヨン・データを取出す。
オペレーシヨン・エンドが否かを調べる。
Yesであればの処理を行い、Noであればの
処理を行う。
Yesであればの処理を行い、Noであればの
処理を行う。
各オペレーシヨン対応の処理を起動するオペ
レーシヨンとしては、ユニツト・コマンド処理
やLDパルス処理、STARTパルス処理、
CLEARパルス処理、START CLOCKパルス
処理、ASYNC LOADパルス処理、OPSRセツ
ト処理、OPSRリカバリ処理などがある。
レーシヨンとしては、ユニツト・コマンド処理
やLDパルス処理、STARTパルス処理、
CLEARパルス処理、START CLOCKパルス
処理、ASYNC LOADパルス処理、OPSRセツ
ト処理、OPSRリカバリ処理などがある。
オペレーシヨン・カウンタを次のオペレーシ
ヨンに進め、の処理を行う。
ヨンに進め、の処理を行う。
サービス・プロセツサと各ユニツトとの接続
を元にもどす。
を元にもどす。
〓 CPUがスタート・モードか否かを調べる。
Yesであれば、の処理を行い、Noであれば終
了する。
Yesであれば、の処理を行い、Noであれば終
了する。
CPUスタート処理を行う。なお、命令ステ
ツプ処理時やアドレス・コンベア・ストツプ時
にはCPUの再スタートは行わない。
ツプ処理時やアドレス・コンベア・ストツプ時
にはCPUの再スタートは行わない。
γ１＝８の処理（スキヤンイン処理）、γ１＝
９処理（スキヤンアウト処理）およびγ１＝Ａ処
理以下の８処理を行うプログラムは、オペレータ
などがサービス・プロセツサ200を使用してデー
タ処理装置１００を制御するために既に作成済み
の共通制御プログラムである。MNTA命令処理
モジユールの主制御部分は、命令レジスタ１０の
第１オペランド部γ１およびオペランド・アドレ
スMaで指定される制御情報中のオペレーシヨ
ン・データに従つて、上記既存の各プログラムを
起動実行することにより、MNTA命令の処理を
行う。γ１の値およびオペランド・アドレスMa
の値は、いずれもインタフエース線５１，５２を
介してスキヤン・アウトにより得られる。
９処理（スキヤンアウト処理）およびγ１＝Ａ処
理以下の８処理を行うプログラムは、オペレータ
などがサービス・プロセツサ200を使用してデー
タ処理装置１００を制御するために既に作成済み
の共通制御プログラムである。MNTA命令処理
モジユールの主制御部分は、命令レジスタ１０の
第１オペランド部γ１およびオペランド・アドレ
スMaで指定される制御情報中のオペレーシヨ
ン・データに従つて、上記既存の各プログラムを
起動実行することにより、MNTA命令の処理を
行う。γ１の値およびオペランド・アドレスMa
の値は、いずれもインタフエース線５１，５２を
介してスキヤン・アウトにより得られる。
さきにも述べたように、γ１＝８のときにはス
キヤンインが行われ、γ１＝９のときにはスキヤ
ンアウトが行われる。第６図はスキヤン制御情報
の構成を示すものである。第６図において、
SCWはスキヤン制御語、DAWはデータ・アドレ
ス語、SAWはスキヤン・アドレス語をそれぞれ
示している。スキヤの制御語SCWは、第７図に
示すようにオペレーシヨン・コード部OPC、ユ
ニツト指定部およびスキヤン・ビツト長指定部
SBCから構成されている。オペレーシヨン・コー
ド部OPCはスキヤンインのやり方を指定するも
のである。ユニツト指定部UNITは、第８図に示
すような構成を有しており、スキヤンイン又はス
キヤンアウトすべきユニツトを指定するものであ
る。スキヤンビツト長指定部SBCは、スキヤンイ
ン又はスキヤンアウトすべきビツト長を示してい
る。データ・アドレス語DAWは、第９図に示す
ような構成を有しており、スキヤンアウトすべき
領域（実アドレス）を示す。ビツト30、31は
“０”とされる。スキヤンアウト・データは指定
された順にバイナリで左詰にして格納される。最
後のワードにおいて不足したビツトについては
“０”が格納される。スキヤン・アドレス語SAW
は、第１０図のような構成を有している。
キヤンインが行われ、γ１＝９のときにはスキヤ
ンアウトが行われる。第６図はスキヤン制御情報
の構成を示すものである。第６図において、
SCWはスキヤン制御語、DAWはデータ・アドレ
ス語、SAWはスキヤン・アドレス語をそれぞれ
示している。スキヤの制御語SCWは、第７図に
示すようにオペレーシヨン・コード部OPC、ユ
ニツト指定部およびスキヤン・ビツト長指定部
SBCから構成されている。オペレーシヨン・コー
ド部OPCはスキヤンインのやり方を指定するも
のである。ユニツト指定部UNITは、第８図に示
すような構成を有しており、スキヤンイン又はス
キヤンアウトすべきユニツトを指定するものであ
る。スキヤンビツト長指定部SBCは、スキヤンイ
ン又はスキヤンアウトすべきビツト長を示してい
る。データ・アドレス語DAWは、第９図に示す
ような構成を有しており、スキヤンアウトすべき
領域（実アドレス）を示す。ビツト30、31は
“０”とされる。スキヤンアウト・データは指定
された順にバイナリで左詰にして格納される。最
後のワードにおいて不足したビツトについては
“０”が格納される。スキヤン・アドレス語SAW
は、第１０図のような構成を有している。
第１１図はγ１＝Ａのときの制御情報の形式を
示している。最初の４バイトには、ユニツト番号
とデータ長が書込まれ、次の４バイトは未使用で
あり、第８バイト目以降にオペレーシヨン・デー
タが書込まれている。ユニツト番号は、第１２図
の如き構成を有しており、制御対象となるユニツ
トを指定するものである。データ長はオペレーシ
ヨン・データ部の大きさを示すものであり、最大
長は2KBである。
示している。最初の４バイトには、ユニツト番号
とデータ長が書込まれ、次の４バイトは未使用で
あり、第８バイト目以降にオペレーシヨン・デー
タが書込まれている。ユニツト番号は、第１２図
の如き構成を有しており、制御対象となるユニツ
トを指定するものである。データ長はオペレーシ
ヨン・データ部の大きさを示すものであり、最大
長は2KBである。
第１３図イはユニツト・コマンド処理を行う場
合のオペレーシヨン・データを示すものである。
第１３図イにおいてFFAAはオペレーシヨン識別
名、FOXXはユニツト・コマンド処理を示すオペ
レーシヨン・コード、CMRはコマンド・レジス
タ、ADRHはアドレス・レジスタ上位側、ADRL
はアドレス・レジスタ下位側、DTRHはデータ・
レジスタ上位側、DTRLはデータ・レジスタ下位
側、ENBRはイネーブル・レジスタをそれぞれ示
している。命令ユニツトや記憶制御ユニツト、記
憶ユニツト、チヤネル・ユニツトはそれぞれコマ
ンド・レジスタ、アドレス・レジスタ、およびデ
ータ・レジスタを有している。ENBRデータは、
命令ユニツトのときはＸ‘4000’、記憶ユニツト
のときはＸ‘8000’、記憶制御ユニツトのときは
Ｘ‘1000’、データ・チヤネルのときはＸ‘2000
’をセツトすることにより、各ユニツトへのコマ
ンド有効信号がサービスプロセツサ２００より送
出される。サービス・プロセツサ２００は、上記
のオペレーシヨン・データを読込んで、指定され
たユニツトにおけるコマンド・レジスタ、アドレ
ス・レジスタおよびデータ・レジスタのそれぞれ
に指定されたデータをセツトし、そのコマンド有
効信号をオンとする。第１３図ロはLD（ロー
ド）パルス処理を行うためのオペレーシヨン・デ
ータを示している。この場合のオペレーシヨン・
コードはF1XXとなる。SARはセレクト・アドレ
ス・レジスタを示し、ODRは出力データ・レジ
スタを示している。セレクト・アドレス・レジス
タSARはレジスタの選択を行うものである。こ
のオペレーシヨン・データを読込むと、サービ
ス・プロセツサはSARおよびODRにデータをセ
ツトし、LOADパルスを送出する。そうすると、
ODRのデータがSARによつて選択されたレジス
タにロードされる。第１３図ハはSTARTパルス
処理を行うためのオペレーシヨン・データを示す
ものである。このオペレーシヨン・データを読込
むと、サービス・プロセツサ２００は、SARに
データをセツトし、STARTパルスを送出する。
第１３図ハはクリアパルス処理を行うためのオペ
レーシヨン・データを示すものである。このオペ
レーシヨン・データを読込むと、サービス・プロ
セツサはSARにデータをセツトし、CLEARパル
スを送出する。以上のオペレーシヨン・データの
外に、図示しないが、START CLOCK処理、
ASYNC LOADパルス処理、OPSRセツト処理お
よびOPSRリカバリ処理を行うためのオペレーシ
ヨン・データが準備されている。
合のオペレーシヨン・データを示すものである。
第１３図イにおいてFFAAはオペレーシヨン識別
名、FOXXはユニツト・コマンド処理を示すオペ
レーシヨン・コード、CMRはコマンド・レジス
タ、ADRHはアドレス・レジスタ上位側、ADRL
はアドレス・レジスタ下位側、DTRHはデータ・
レジスタ上位側、DTRLはデータ・レジスタ下位
側、ENBRはイネーブル・レジスタをそれぞれ示
している。命令ユニツトや記憶制御ユニツト、記
憶ユニツト、チヤネル・ユニツトはそれぞれコマ
ンド・レジスタ、アドレス・レジスタ、およびデ
ータ・レジスタを有している。ENBRデータは、
命令ユニツトのときはＸ‘4000’、記憶ユニツト
のときはＸ‘8000’、記憶制御ユニツトのときは
Ｘ‘1000’、データ・チヤネルのときはＸ‘2000
’をセツトすることにより、各ユニツトへのコマ
ンド有効信号がサービスプロセツサ２００より送
出される。サービス・プロセツサ２００は、上記
のオペレーシヨン・データを読込んで、指定され
たユニツトにおけるコマンド・レジスタ、アドレ
ス・レジスタおよびデータ・レジスタのそれぞれ
に指定されたデータをセツトし、そのコマンド有
効信号をオンとする。第１３図ロはLD（ロー
ド）パルス処理を行うためのオペレーシヨン・デ
ータを示している。この場合のオペレーシヨン・
コードはF1XXとなる。SARはセレクト・アドレ
ス・レジスタを示し、ODRは出力データ・レジ
スタを示している。セレクト・アドレス・レジス
タSARはレジスタの選択を行うものである。こ
のオペレーシヨン・データを読込むと、サービ
ス・プロセツサはSARおよびODRにデータをセ
ツトし、LOADパルスを送出する。そうすると、
ODRのデータがSARによつて選択されたレジス
タにロードされる。第１３図ハはSTARTパルス
処理を行うためのオペレーシヨン・データを示す
ものである。このオペレーシヨン・データを読込
むと、サービス・プロセツサ２００は、SARに
データをセツトし、STARTパルスを送出する。
第１３図ハはクリアパルス処理を行うためのオペ
レーシヨン・データを示すものである。このオペ
レーシヨン・データを読込むと、サービス・プロ
セツサはSARにデータをセツトし、CLEARパル
スを送出する。以上のオペレーシヨン・データの
外に、図示しないが、START CLOCK処理、
ASYNC LOADパルス処理、OPSRセツト処理お
よびOPSRリカバリ処理を行うためのオペレーシ
ヨン・データが準備されている。
以上の説明から明らかなように、本発明によれ
ば、人手を介することなく、データ処理装置を種
種の状態に設定することが出来る。また、本発明
によれば、上記の機能を実現するために追加する
必要のあるハードウエア資源およびソフトウエア
資源が非常に僅かで済むという効果も得られる。
ば、人手を介することなく、データ処理装置を種
種の状態に設定することが出来る。また、本発明
によれば、上記の機能を実現するために追加する
必要のあるハードウエア資源およびソフトウエア
資源が非常に僅かで済むという効果も得られる。
第１図は本発明のハードウエア・インタフエー
スの１実施例構成を示す図、第２図はサービス・
プロセツサのプログラム・モジユール構成を示す
図、第３図は代行命令処理モジユールの構成を示
す図、第４図はMNTA（メンテナンス）命令の
プログラム・モジユール構成を示す図、第５図は
MNTA命令の処理を示すフローチヤート、第６
図はスキヤン制御情報を示す図、第７図はスキヤ
ン制御語（SCW）の構成を示す図、第８図はユ
ニツト部の構成を示す図、第９図はデータ・アド
レス語（DAW）の構成を示す図、第１０図はス
キヤン・アドレス語の構成を示す図、第１１図は
制御情報の形式を示す図、第１２図はユニツト部
の構成を示す図、第１３図は各種のオペレーシヨ
ン・データの形式を示すものである。 １０……命令レジスタ、１２……オペランド・
アドレス・レジスタ、２０……デコーダ、２１…
…割込制御回路、２２……割込原因表示レジス
タ、２３……割込論理和回路、３０……制御情
報、４０……スキヤンイン制御回路、４１……ス
キヤンアウト制御回路、４２……メモリ・デー
タ・レジスタ、５０……割込線、５１と５２……
インタフエース線、１００……データ処理装置、
１０１……プロセツサ部、１０２……メモリ部、
２００……サービス・プロセツサ。
スの１実施例構成を示す図、第２図はサービス・
プロセツサのプログラム・モジユール構成を示す
図、第３図は代行命令処理モジユールの構成を示
す図、第４図はMNTA（メンテナンス）命令の
プログラム・モジユール構成を示す図、第５図は
MNTA命令の処理を示すフローチヤート、第６
図はスキヤン制御情報を示す図、第７図はスキヤ
ン制御語（SCW）の構成を示す図、第８図はユ
ニツト部の構成を示す図、第９図はデータ・アド
レス語（DAW）の構成を示す図、第１０図はス
キヤン・アドレス語の構成を示す図、第１１図は
制御情報の形式を示す図、第１２図はユニツト部
の構成を示す図、第１３図は各種のオペレーシヨ
ン・データの形式を示すものである。 １０……命令レジスタ、１２……オペランド・
アドレス・レジスタ、２０……デコーダ、２１…
…割込制御回路、２２……割込原因表示レジス
タ、２３……割込論理和回路、３０……制御情
報、４０……スキヤンイン制御回路、４１……ス
キヤンアウト制御回路、４２……メモリ・デー
タ・レジスタ、５０……割込線、５１と５２……
インタフエース線、１００……データ処理装置、
１０１……プロセツサ部、１０２……メモリ部、
２００……サービス・プロセツサ。
Claims (1)
- 【特許請求の範囲】 １ 第１のデータ処理装置と、 第１のデータ処理装置とは独立したプロセツサ
を持ち、第１のデータ処理装置の内部状態の表示
や設定などの第１のデータ処理装置上で実行され
る制御コマンドの実行指示機能を有する第２のデ
ータ処理装置と を具備するデータ処理システムにおいて、 第１のデータ処理装置は、第２のデータ処理装
置に割込みを発生させる命令を有し、 該命令のオペランド部で指定された第１のデー
タ処理装置のメモリ領域には、第１のデータ処理
装置の制御のための制御情報が格納され、 第２のデータ処理装置は、割込みがかけられた
時に所定の割込みか否かを調べる手段と、 所定の割込みの場合には、第１のデータ処理装
置の命令レジスタに格納されている命令をスキヤ
ンアウトする手段と、 当該命令のオペレーシヨン・コードが所定値の
場合には、当該命令のオペランド部で指定された
第１のデータ処理装置のメモリ領域から制御情報
を取り出す手段と、 当該制御情報の内容を解読し、制御情報内の制
御コマンド又はデータを第１のデータ処理装置上
に設定して実行させる手段とを具備する ことを特徴とするデータ処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005606A JPS58123150A (ja) | 1982-01-18 | 1982-01-18 | デ−タ処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005606A JPS58123150A (ja) | 1982-01-18 | 1982-01-18 | デ−タ処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58123150A JPS58123150A (ja) | 1983-07-22 |
| JPS6248872B2 true JPS6248872B2 (ja) | 1987-10-15 |
Family
ID=11615861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57005606A Granted JPS58123150A (ja) | 1982-01-18 | 1982-01-18 | デ−タ処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123150A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61239329A (ja) * | 1985-04-12 | 1986-10-24 | Fujitsu Ltd | サービス処理装置起動制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5850049A (ja) * | 1981-09-18 | 1983-03-24 | Nec Corp | 多重論理装置システム |
-
1982
- 1982-01-18 JP JP57005606A patent/JPS58123150A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5850049A (ja) * | 1981-09-18 | 1983-03-24 | Nec Corp | 多重論理装置システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58123150A (ja) | 1983-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0111952B1 (en) | Verification of a processor architecture having a partial instruction set | |
| US5903719A (en) | Emulator apparatus and emulation method for efficiently analyzing program faults | |
| JPS6248872B2 (ja) | ||
| JPH06103104A (ja) | リモートデバッグ方法 | |
| JPS6129948A (ja) | 複合処理装置のインタ−フエ−ス・テスト方式 | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JPS615353A (ja) | 試験制御方式 | |
| JPS6214240A (ja) | プログラム検査方式 | |
| JPH0587850B2 (ja) | ||
| JPS62192824A (ja) | 処理装置アクセス方式 | |
| JPH10228434A (ja) | ネットワークを利用したハードウェア診断システム | |
| CN118069382A (zh) | 一种嵌入式余度计算机软件同步调试系统和方法 | |
| JPH096641A (ja) | 情報処理装置 | |
| JPS59202546A (ja) | デバツグ装置 | |
| JPS6020771B2 (ja) | マイクロ診断方式 | |
| JPS6250858B2 (ja) | ||
| JPH05165671A (ja) | プログラムデバッグ装置 | |
| JPS62179039A (ja) | 入出力処理装置の障害情報採取方法 | |
| JPH01156838A (ja) | 中央処理装置命令の試験方式 | |
| JPS603032A (ja) | 情報処理装置 | |
| JPH09293000A (ja) | インサーキットエミュレータ装置 | |
| JPS62298841A (ja) | フア−ムウエア・デバツグ方式 | |
| JPH05233349A (ja) | プログラムモジュールの自動試験ツール | |
| JPH02122335A (ja) | Ｒａｓ回路の試験方法 | |
| JPH01147637A (ja) | テストデータ生成処理方式 |