JPH01147637A - テストデータ生成処理方式 - Google Patents

テストデータ生成処理方式

Info

Publication number
JPH01147637A
JPH01147637A JP62305314A JP30531487A JPH01147637A JP H01147637 A JPH01147637 A JP H01147637A JP 62305314 A JP62305314 A JP 62305314A JP 30531487 A JP30531487 A JP 30531487A JP H01147637 A JPH01147637 A JP H01147637A
Authority
JP
Japan
Prior art keywords
test data
control module
adapter
tester
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62305314A
Other languages
English (en)
Other versions
JP2544416B2 (ja
Inventor
Keizo Koike
敬藏 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62305314A priority Critical patent/JP2544416B2/ja
Publication of JPH01147637A publication Critical patent/JPH01147637A/ja
Application granted granted Critical
Publication of JP2544416B2 publication Critical patent/JP2544416B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 計算機のアダプタ及びアダプタ制御モジュールのテスト
に関し、 誤りの無いテストデータを容易に生成するためのテスト
データ生成処理方式を目的とし、アダプタと、該アダプ
タを制御する制御モジュールと、所要のテストデータ入
力に従って該アダプタと制御情報を授受して、該アダプ
タのテストを行うアダプタテスタと、所要のテストデー
タ入力に従って該制御モジュールと制御情報を授受して
、該制御モジュールのテストを行う制御モジュールテス
タとを有する計算機システムにおいて、該アダプタテス
タには、該制御モジュールテスタのための該テストデー
タを、該アダプタのテストの実行中に授受する該制御情
報に基づいて採集する手段を設け、該制御モジュールテ
スタには、該アダプタテスタのための該テストデータを
、該制御モジュールのテストの実行中に授受する該制御
情報に基づいて採集する手段を設けるように構成する。
〔産業上の利用分野〕
本発明は、計算機におけるアダプタ及びアダプタ制御モ
ジュールをテストする場合の、テストデータの生成処理
方式に関する。
アダプタ及びアダプタ制御モジュールをそれぞれの各テ
ストモジュールでテストする場合には、そのテストモジ
ュールに所要のコマンド或いは応答情報等を指定するテ
ストデータを与えることが必要になる。
〔従来の技術と発明が解決しようとする問題点〕第3図
は計算機システムの構成例を示すブロック図である。
計算機1に接続するアダプタ2は、プリンタ、入力装置
、記憶装置等の所要のデバイス3を接続して、計算機1
で実行されるアダプタ制御モジュール(以下において制
御モジュールという)4のプログラムの制御の下に、デ
バイス3と計算機1との間のデータ入出力等の、いわゆ
る入出力処理の動作を制御する。
このために制御モジュール4は、応用プログラム5等の
入出力処理要求により、例えば所要の入出力処理の各ス
テップにおいて、必要なコマンド等を計算機1の主記憶
領域上に準備して、アダプタ2を起動する。
アダプタ2は、起動時に例えば計算機1の特定のレジス
タに設定されている情報から順次コマンド及びそのコマ
ンドに関連する制御情報及びバッファ等(以下において
それらを総称してコマンド情報という)の記憶アドレス
を知り、主記憶領域にアクセスしてそれらのコマンド情
報により指定の制御動作を実行する。
アダプタ2は指定のコマンドに基づく処理の実行を終わ
ると、処理結果の各種状態情報をコマンドに対する完了
情−報として制御モジュール4に渡すので、制御モジュ
ール4はそれを応用プログラム5に通知し、又はその結
果により次のコマンドを発行し、このようにコマンドと
完了情報との授受によって入出力処理を進める。
このようなアダプタ及び制御モジュールのテストのため
に、アダプタテスタ6及び制御モジュールテスタ7が使
用される。
アダプタテスタ6は、テストするアダプタ2に対して制
御モジュール4として見えるように同じインタフェース
によって接続し、適当なテストデータ8を入力して起動
する。
アダプタテスタ6はそこで、テストデータ8に従ってコ
マンド情報を準備して、アダプタ2を起動し、アダプタ
2から前記のようにして完了情報を受は取ると、テスト
データ8に従って次のコマンド情報を準備して、アダプ
タ2に渡すように制御する。
このようなコマンドと完了情報の授受をテストデータ8
に指定されたコマンドだけ繰り返し、例えばその間に授
受した完了情報(又はコマンドと完了情報)を時刻順に
アダプタテスタ6のトレース領域に保持し、後に試験者
がそのトレース情報を読み出して調べることにより、ア
ダプタ2の処理をチエツクすることができる。
制御モジュールテスタ7は制御モジュール4に対してア
ダプタ2として見えるように同じインタフェースによっ
て接続し、適当なテストデータ9を入力して起動し、又
テストされる制御モジュール4に、適当な応用プログラ
ム5から入出力処理要求を発行して制御を開始させる。
制御モジュール4は前記のように動作してアダプタの起
動を実行するが、アダプタ2に代わって制御モジュール
テスタ7がその起動を受けてコマンド等を受領し、そこ
でテストデータ9から順次取り出すデータにより指定さ
れる完了情報を生成して、制御モジュール4に返送する
その完了情報に応じて、制御モジュール4が次のコマン
ドを発行すると、制御モジュールテスタ7が、前記のよ
うにコマンドを受は取り、テストデータ9で指定された
次の完了情報を返送し、このようにコマンドと完了情報
の授受を繰り返し、この間に前記アダプタテスタ6の場
合と同様に、授受した情報をトレース領域に保持し、試
験者によるチエツクを可能にする。
以上のために、テストデータ8及び9は、例えば使用す
るデータの領域を使用順に指示するように構成したシー
ケンス情報と、シーケンス情報により指示される各コマ
ンド情報及び完了情報又はそれらの情報を生成するため
のデータからなり、それらのテストデータを適当に設定
することにより、コマンド情報に関する論理的インタフ
ェースを同じくするアダプタについては、1種類のアダ
プタテスタ及び制御モジュールテスタを、各種アダプタ
及び制御モジュールのテストに対応させることができる
このようなテストデータは、当然圧しい内容のコマンド
情報等が正しいシーケンスで生成されるように設定しな
ければならないが、しばしば作成上の誤りを生じ易く、
その場合には正しいテストができず、且つテストデータ
の誤りと、テストされるアダプタ又は制御モジュールの
誤りとを識別することが困難で、修正に多大の工数を要
するという問題がある。
本発明は、計算機のアダプタ及び制御モジュールのテス
トにおいて、誤りの無いテストデータを容易に生成する
ためのテストデータ生成処理方式を目的とする。
〔問題点を解決するための手段〕
第1図は、本発明の構成を示すブロック図である。
図は計算機システムの構成を示し、11は計算機10で
実行され、アダプタ2のテストと共にテストデータ生成
部12によってテストデータ13を生成するアダプタテ
スタ、14は市l■卸モジュール4のテストを実行する
と共に、テストデータ生成部15によってテストデータ
16を生成する制御モジュールテスタである。
〔作 用〕
テストデータ生成処理のために、既に完成しているアダ
プタ2及び制御モジュール4を、アダプタテスタ11及
び制御モジュールテスタ14に接続し、先ず適当な応用
プログラム5から制御モジュール4に所要の入出力処理
要求を発行して制御モジュール4の処理を開始させて、
制御モジュールテスタ14のテスト動作を起動する。
制御モジュールテスタ14はテスト動作を実行し、その
際返送する完了情報はテストデータ13に追加される最
新データによって生成する。同時に、テストデータ生成
部15に通知して、その時のコマンド情報についてテス
トデータを生成しテストデータ16に追加させる。
アダプタテスタ11はテストデータ16の最新のデータ
に従ってコマンド情報を準備してアダプタ2を起動し、
アダプタ2から完了情報を受けるとテストデータ生成部
12に通知して、その完了情報についてテストデータを
生成しテストデータ13に追加させる。
制御モジュール4が指示された入出力処理を終わるまで
、以上の動作を反復することにより、テストデータ13
及び16に順次データが追加されてテストデータが完成
する。
以上の処理方式により、正しいテストデータを自動的に
生成することができる。
〔実施例〕
第1図のアダプタテスタ11はテストデータ16を入力
として、アダプタ2のテストを前記従来のアダプタテス
タ6と同様に行う機能を有し、又制御モジュールテスタ
14はテストデータ13を入力として、制御モジエール
4のテストを前記従来の制御モジュールテスタ7と同様
に行う機能を有し、但し例えばテストモードとテストデ
ータ生成モードを設けて、テストデ−タ生成モードの場
合には、従来と同様のテスト動作と並行して、以下に述
べるようにしてテストデータの生成を実行するように構
成する。
テストデータの生成を行う場合には、デバイス3を制御
するアダプタ2、及びアダプタ2を制御する制御モジュ
ール4は、それぞれ既に完成されているものを、アダプ
タテスタ11及び制御モジュールテスタ14に接続して
処理を開始する。
以下第2図に示す処理の流れ図を併せて参照して説明す
る。なお、以下の説明ではトレース情報の採取について
は省略する。
先ず適当な応用プログラム5から制御モジュール4に所
要の入出力処理要求を発行させる。前記のように制御モ
ジュール4はコマンド情報を準備してアダプタの起動を
実行するので、アダプタ2に代わって制御モジュールテ
スタ14がその起動を受けてコマンド等を受領する(第
2図の処理ステップ20)。
そこで処理ステップ21で識別して通常のテストモード
であれば処理ステップ24に進んで、テストデータ13
から順次取り出すデータにより指定される完了情報を生
成して、制御モジュール4に返送するが、そうでない場
合には処理ステップ22に進み、テストデータを生成す
る。
そのために処理ステップ22では、テストデータ生成部
15に通知し、テストデータ生成部15がその時のコマ
ンド情報を取得して、シーケンス情報とコマンド情報か
らなるデータを生成し、テストデータ16に追加する。
次の処理ステップ23で、テストデータ13にシーケン
ス上で前回の次のデータ (今の場合は最初のデータ)
があるかチエツクし、無ければ追加されるのを待つ。
所要のシーケンスのデータが追加されれば処理ステップ
24で所要シーケンスのデータ (今の場合は追加され
た最新データ)により、完了情報を生成して制御モジュ
ール4に返送し、処理ステップ20に戻って次の起動を
待つ。
その完了情報に応じて、制御モジュール4が次のコマン
ドを発行すると、制御モジュールテスタ14は、前記の
ような処理を繰り返す。
アダプタテスタ11ではテストデータ16からシーケン
ス順にコマンド情報のデータを取り出して処理するが、
所要のシーケンス順のデータがあるか処理ステップ25
でチエツクし、無ければ待って、前記のようにしてテス
トデータ生成部15によりデータが追加されると、処理
ステップ26に進み、コマンド情報を準備してアダプタ
2を起動する。
そこでアダプタ2がコマンドを実行して完了情報を返す
ので、アダプタテスタ11は処理ステップ27で完了情
報を受は取り、処理ステップ28で識別して通常のテス
トモードであれば、次のコマンド発行のために処理ステ
ップ25に戻る。
しかしテストデータ生成であれば、処理ステップ29で
テストデータ生成部12に完了情報を渡し、テストデー
タ生成部12によってその完了情報を指定するデータを
シーケンス情報と共にテストデータ13に追加した後、
処理ステップ25に戻る。
制御モジュール4が指示された入出力処理を終わるまで
、以上の動作を反復することにより、テストデータ13
及び16に順次データが追加されてテストデータが完成
し、このテストデータは例えばアダプタ2及び制御モジ
ュール4の改良版のテスト等に有効に利用される。
〔発明の効果〕
以上の説明から明らかなように本発明によれば、計算機
のアダプタ及びアダプタ制御モジュールのテストにおい
て、誤りの無いテストデータを容易に自動生成できるの
で、テストの信頬性を向上し、テスト工数を削減すると
いう著しい工業的効果がある。
【図面の簡単な説明】
第1図は本発明の構成を示すブロック図、第2図は本発
明の処理の流れ図、 第3図は従来の構成例を示すブロック図である。 図において、 1.10は計算機、    2はアダプタ、3はデバイ
ス、     4は制御モジュール、5は応用プログラ
ム、 6.11はアダプタテスタ、7.14は制御モジ
ュールテスタ、 8.9.13.16はテストデータ、 12.15はテストデータ生成部、 19〜29は処理ステップを示す。        Z
A ”:sm本発明の構成を示すブロック図 第 1I21 本発明の処理の流れ図

Claims (1)

  1. 【特許請求の範囲】 アダプタ(2)と、該アダプタを制御する制御モジュー
    ル(4)と、所要のテストデータ入力に従って該アダプ
    タと制御情報を授受して、該アダプタのテストを行うア
    ダプタテスタ(11)と、所要のテストデータ入力に従
    って該制御モジュールと制御情報を授受して、該制御モ
    ジュールのテストを行う制御モジュールテスタ(14)
    とを有する計算機システムにおいて、 該アダプタテスタ(11)には、該制御モジュールテス
    タのための該テストデータを、該アダプタのテストの実
    行中に授受する該制御情報に基づいて採集する手段(1
    2)を設け、 該制御モジュールテスタ(14)には、該アダプタテス
    タのための該テストデータを、該制御モジュールのテス
    トの実行中に授受する該制御情報に基づいて採集する手
    段(15)を設けたことを特徴とするテストデータ生成
    処理方式。
JP62305314A 1987-12-02 1987-12-02 テストデ―タ生成処理方式 Expired - Lifetime JP2544416B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62305314A JP2544416B2 (ja) 1987-12-02 1987-12-02 テストデ―タ生成処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62305314A JP2544416B2 (ja) 1987-12-02 1987-12-02 テストデ―タ生成処理方式

Publications (2)

Publication Number Publication Date
JPH01147637A true JPH01147637A (ja) 1989-06-09
JP2544416B2 JP2544416B2 (ja) 1996-10-16

Family

ID=17943610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62305314A Expired - Lifetime JP2544416B2 (ja) 1987-12-02 1987-12-02 テストデ―タ生成処理方式

Country Status (1)

Country Link
JP (1) JP2544416B2 (ja)

Also Published As

Publication number Publication date
JP2544416B2 (ja) 1996-10-16

Similar Documents

Publication Publication Date Title
JPH04216174A (ja) ハードウェア・アクセラレータを用いた論理シミユレーション方法および装置
US6535841B1 (en) Method for testing a controller with random constraints
TW202242642A (zh) 實時配置韌體數據的方法與除錯裝置
TW200415461A (en) Program debugging method
JPH01147637A (ja) テストデータ生成処理方式
CN116107879A (zh) 一种软ac性能测试方法及系统
RU2729210C1 (ru) Комплекс тестирования программного обеспечения электронных устройств
CN113886274A (zh) 车联网终端的稳定性测试方法、装置、设备及存储介质
JP3357567B2 (ja) プログラム評価システム
JPH05101697A (ja) Lsi用故障診断回路
RU2817186C1 (ru) Система подтверждения тестов и тестирования встроенного программного обеспечения электронных устройств
JP2533489B2 (ja) シミユレ−シヨン方式
JP2003177937A (ja) エミュレータ・ユニットとホスト装置の間の通信を改善する装置と方法
CN100418204C (zh) 可预先测试效能的芯片制作流程及其测试方法
CN114924717A (zh) 基于dpu实现验证环境自动化生成及运行的设计方法
JPH01162948A (ja) 計算機システム
JP2887515B2 (ja) 記録装置のシミュレータ
JPH06242982A (ja) 仮想計算機システムの試験方式
JPS6248872B2 (ja)
JPH07105045A (ja) 情報処理装置機能試験プログラムのデバッグ方式
JPS61184647A (ja) コマンド処理装置
Weaver III Programmers Manual for the PVMEXEC Program
JPH0588938A (ja) エラー曲線自動作成装置
JPH04248636A (ja) 複数プログラム制御方式
JPH07295860A (ja) ソフトウエア試験方法およびそのための装置