JPS605362A - 制御メモリテスト方式 - Google Patents

制御メモリテスト方式

Info

Publication number
JPS605362A
JPS605362A JP58113276A JP11327683A JPS605362A JP S605362 A JPS605362 A JP S605362A JP 58113276 A JP58113276 A JP 58113276A JP 11327683 A JP11327683 A JP 11327683A JP S605362 A JPS605362 A JP S605362A
Authority
JP
Japan
Prior art keywords
firmware
microinstruction
control memory
area
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58113276A
Other languages
English (en)
Inventor
Masanori Hirano
平野 正則
Seijiro Tajima
多嶋 清次郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP58113276A priority Critical patent/JPS605362A/ja
Publication of JPS605362A publication Critical patent/JPS605362A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は制御メモリテスト方式に関する。さらに詳細に
はファームウェアを含むマイクロプログラム(マイクロ
命令)を保持する制御メモリのテスト方式に関する。
〔従来技術〕
マイクロプログラム制御方式の情報処理装置は制御メモ
リにマイクロプログラムを格納し、機械語命令に応じて
マイクロ命令を実行し制御を行なう。この機械語命令を
エミュレーションするためのマイクロプログラムに対し
、従来ソフトウェアが機械語命令で実現していた機能等
を直接マイクロ命令で実現したものをファームウェアと
いう。
このファームウェアも制御メモリに格納され、実行され
る。
一般に制御メモリへのマイクロプログラムのロードは主
記憶あるいは外部記憶から行なわれ、口−ドに先立って
全域がテストされる。従来、ファームウェアをロードす
る制御メモリの領域(ファームウェアエリア)のテスト
に関しては、(1)特にテストを行わない。
(2)電源投入時に、常にファームウェアエリアの全域
をテストする。
の方法がとられている。
しかし、(1)の方法では、制御メモリ上のファームウ
ェアをロードしたところに障害があった場合は、該ファ
ームウェアをコールした時点で障害を検出するため、シ
ステム運用中にシステムダウンとなり問題である。また
(2)の方法では、ファームウェアを使用する、しない
にかかわらず、電源投入時に、常にファームウェアの全
域をテストするため、ファームウェアを使用しないシス
テムあるいはファームウェアを使用するシステムでもフ
ァームウェアエリアの一部しか使用しないシステムでは
、 (イ) テストする必要のない(使用しない)ファーム
ウェアエリアのテスト時間分、システム立上げ時間が余
分にかかる。
(ロ) また、テストした結果、使用しないファームウ
ェアエリアに障害があった場合、ファームウェアを使用
するかしないかが、システム立上げ時にわからないので
、システム立上げを中止しなければならない。
等の問題がある。
〔発明の目的〕 本発明の目的はファームウェアエリアのテスト時間を短
縮し、かつ無用なシステム立上げ中止を防ぐ制御メモリ
テスト方式を提供することにある。
〔発明の概要〕
本発明は、機械語命令であるロードファームウェア命令
によってファームウェアを制御メモリにロードする際、
ファームウェア命令の発行に応じてファームウェアのロ
ードに先立って、制御メモリ内のファームウェアがロー
ドされる領域の障害の有焦をテス1へすることを特徴と
する。
〔発明の実施例〕
以下本発明の実施例を図面を参照して説明する。
図は本発明の一実施例を示すブロック図である。
図において、1は主記憶であり、機械語命令やオペラン
ドデータを含むが、本発明に係わるロードファームウェ
ア命令2およびロードファームウェア命令のオペランド
データ3も含んでいる。4は命令実行制御部、5は命令
実行制御部4を制御するマイクロ命令を格納する制御メ
モリであり、マイクロプログラムエリア6は機械語命令
をエミュレーションするためのマイクロ命令の集まりで
あるマイクロプログラムを格納し、ファームウェア3− エリア7はファームウェアを格納する。8は制御メモリ
5のアドレスを保持するマイクロ命令アドレスレジスタ
、9は制御メモリ5から読出されたマイクロ命令を保持
するマイクロ命令レジスタ、10は制御メモリ5に書込
むマイクロ命令を保持するマイクロ命令書込みレジスタ
、11はサービスプロセッサ、12は命令実行制御部4
とサービスプロセッサ】1の間のデータの授受を行なう
ためのコミュニケーションレジスタである。サービスプ
ロセッサ11からのびる線20はスキャンバスであり、
命令実行制御部4内のレジスタ(図示せず)やレジスタ
8.9.10.12に結ばれ、サービスプロセッサ11
はこのスキャンバス20を介してこれらレジスタに対し
てスキャンインまたはスキャンアウトができる。
情報処理装置の電源が投入されると、サービスプロセッ
サ11は制御メモリ5のマイクロプログラムエリア6に
障害がないかどうかをテストし、障害がないことが判れ
ば、サービスプロセッサ11内の補助記憶等に保管され
ているマイクロプロゲラ4− ムをマイクロプログラムエリア6にロードする。
障害がある場合には、その時点でテストを中断し、障害
があった旨を情報部装置の操作員に通知する。
操作員への通知手段は本発明には直接関係しないので、
説明を省略する。
次にサービスプロセッサ11はマイクロプログラムのス
タート番地をスキャンバス20を介してマイクロ命令ア
ドレスレジスタ8にセットする。マイクロ命令アドレス
レジスタ8にセットされたマイクロ命令アドレスは信号
線15を介して制御メモリ5に与えられ、このマイクロ
命令アドレスが示すマイクロ命令が制御メモリ5より読
出され、信号s16に出力される。サービスプロセッサ
11はマイクロプログラムをスタートさせるため、命令
実行制御部4内のレジスタおよびレジスタ8,9.IQ
12にクロックを周知の方法で供給している。このクロ
ックが供給されると信号線16に出力されたマイクロ命
令がマイクロ命令レジスタ9にセットされる。マイクロ
命令レジスタ9にセットされたマイクロ命令は信号線1
7を介して命令実行制御部4に与えられろ。命令実行制
御部4は与えられたマイクロ命令により制御され、所定
の動作を行なうとともに1次に実行するマイクロ命令ア
ドレスを信号線14を介してマイクロ命令アドレスレジ
スタ8にセラ1−する。
以下、同様に次々とマイクロ命令を命令実行制御部4に
与えることにより、主記憶から読出される機械語命令を
エミュレーションすることができろ。機械語命令をエミ
ュレーションする場合は、マイクロ命令は必ず制御メモ
リ5のマイクロプログラムエリア6から読出される。
次に本発明の特徴とするロードファームウェア命令の実
行時に行なう制御メモリ5のファームウェアエリア7の
テストについて説明する。
上述のマイクロ命令制御のちとに、命令実行制御部4は
、主記憶1よりロードファームウェア命令2およびロー
ドファームウェア命令2のオペランドデータ3(制御メ
モリ5のファームウェアエリア7にロードするマイクロ
命令)を信号線13を介して読出す。次に命令実行制御
部4は、信号線19を介してオペランドデータ3および
オペランドデータ3をロードするマイクロ命令アドレス
をコミュニケーションレジスタ12にセットする。この
マイクロ命令アドレスはロードファームウェア命令2に
より与えられるが、たとえば、ロードファームウェアに
よって指示される命令実行制御部4内のレジスタの内容
等いろいろな与え方がある。
次いで命令実行制御部4は、次に実行するマイクロ命令
アドレスをマイクロ命令アドレスレジスタ8にセラ1−
するとともに、信号線21を介してサービスプロセッサ
11に割込み要求を出し、マイクロ命令実行停止状態に
なる。マイクロ命令実行停止状態とは、具体的には命令
実行制御部4内のレジスタ8.9.10.12にクロッ
クが供給されなくなることである。サービスプロセッサ
11は命令実行制御部4から信号線21を介して要求さ
れた割込み要求を検出し、スキャンバス20を介してコ
ミュニケーションレジスタ12からオペランドデータ3
およびこれを格納するマイクロ命令アドレスを読出す。
さらにマイクロ命令アドレスレジスタ8か7− ら次に実行するマイクロ命令アドレスを読出し、一時退
避する。
次に、サービスプロセッサ11はスキャンバス20を介
してオペランドデータ3を格納するマイクロ命令アドレ
ス(このマイクロ命令アドレスは制御メモリ5内のファ
ームウェアエリア7をさす)をマイクロ命令アドレスレ
ジスタ8にセットする。
また、スキャンバス20を介してテストデータ(たとえ
ば全て0のパターン)をマイクロ命令書込みレジスタ1
0にセットする。マイクロ命令書込みレジスタ10にセ
ットされたテストデータは信号線18を介して制御メモ
リ5に与えられ、このテストデータはマイクロ命令アド
レスレジスタ8から信号線15を介して与えられるマイ
クロ命令アドレスが指す番地に書き込まれる。次に、書
込まれたテストデータは制御メモリ5から読出され、信
号線16を介してマイクロ命令レジスタ9にセットされ
る。
テス1へデータの制御メモリ5への書込み、制御メモリ
5からの読出し、および読出したデストデータをマイク
ロ命令レジスタ9にセットする一連の8− 動作はサービスプロセッサ11が制御する。
次にサービスプロセッサ11はスキャンバス20を介し
てマイクロ命令レジスタ9にセットされたテストデータ
を読出す。次に、サービスプロセッサ11は、先にマイ
クロ命令書込みレジスタ10にセットしたテストデータ
と、マイクロ命令レジスタ9より読出したテスi・デー
タとを比較する。比較した結果、両テストデータが不一
致のときは、制御メモリ5のマイクロ命令アドレスレジ
スタ8のマイクロ命令アドレスで示される部分に障害が
あることがわかる。障害があった場合、サービスプロセ
ッサ11は、情報処装置の操作員に障害があった旨を通
知する。両テストデータが一致したときは、さらに別の
テストデータ(たとえば全て1のパターン)を用い、同
様に障害があるか否かテストする。
テスト結果、障害がないことがわかれば、サービスプロ
セッサ11はスキャンバス20を介してマイクロ命令書
込みレジスタIOに先のオペランドデータ3をセットす
る。このオペランドデータは信号線18を介して制御メ
モリ5の所定のアドレス(アドレスは先にサービスプロ
セッサ]1からマイクロ命令アドレスレジスタ8にセッ
トしてあり信号線15を介して制御メモリ5にケ、えら
れる)に書込まれろ。この書込み制御はサービスプロセ
ッサ11が行なう。
次にサービスプロセッサ】1は、先に退避しておいた次
に実行するマイクロ命令のアドレスをスキャンバス20
を介してマイクロ命令アドレスレジスタ8にセットし、
マイクロプロゲラ11をスタートさせるため、命令実行
制御部4内のレジスタおよびレジスタ8.9. In、
 12にクロックを供給する。
次に実行するマイクロ命令とは、具体的には、ロードフ
ァームウェア命令の次に実行する機械語命令のエミユレ
ーション用マイクロプログラムの先頭番地かまたは割込
み処理のマイクロプログラムの先頭番地か、どちらかに
分岐を指示するマイクロ命令である。
クロックが供給されろと先に説明したように、マイクロ
命令の制御により、命令実行制御部4は、ロードファー
ムウェア命令2の実行を終り、次の命令の実行に移る。
〔発明の効果〕
以上説明したように、本発明ではロードファームウェア
命令により、ファームウェアをファームウェアエリアに
ロードする時点で、ファームウェアのロードに先立って
、ファームウェアをロードする制御メモリ領域の障害の
有無をテスI〜するため、次のごとき利点がある。
(1) ファームウェアを使用しないシステムでは、電
源投入時の制御メモリのテストがマイクロプログラムエ
リアのみですむので、電源投入時無条件に制御メモリの
全域をテストする場合に比べ、テスト時間が短かくてす
む。さらに、ファームウェアエリアに障害があっても、
システムの運転が可能である。
(2) また、ファームウェアを使用するシステムでも
、ファームウェアエリアのテストは、実際にファームウ
ェアをロードするところに限られるため、電源投入時無
条件にツアームラ11− エアエリアの全域をテストする場合に比べ。
ファームウェアエリアのデス1一時間が短くてすむ場合
がある。さらに、ファームウェアエリアのうち実際にフ
ァームウェアをロードしない部分に障害があっても運転
が可能である。
【図面の簡単な説明】
図は本発明の一実施例を示すブロック図である。 1・・・主記憶、2・・・ロードファームウェア命令、
3・・・オペランドデータ、 4・・・命令実行制御部
、5・・・制御メモリ、6・・・マイクロプログラムエ
リア、7・・・ファームウェアエリア、8・・・マイク
ロ命令アドレスレジスタ、 9・・・マイクロ命令レジ
スタ、 10・・・マイクロ命令書込みレジスタ、 1
1・・・サービスプロセッサ、 12・・・コミュニケ
ーションレジスタ。 −12=

Claims (1)

    【特許請求の範囲】
  1. (1)マイクロプログラム制御の情報処理装置において
    、機械語命令であるロードファームウェア命令によって
    ファームウェアを制御メモリにロードする際、上記ファ
    ームウェア命令の発行に応じて上記ファームウェアのロ
    ードに先立って、上記制御メモリの上記ファームウェア
    のロードされる領域の障害の有無をテストすることを特
    徴とする制御メモリテスト方式。
JP58113276A 1983-06-23 1983-06-23 制御メモリテスト方式 Pending JPS605362A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58113276A JPS605362A (ja) 1983-06-23 1983-06-23 制御メモリテスト方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58113276A JPS605362A (ja) 1983-06-23 1983-06-23 制御メモリテスト方式

Publications (1)

Publication Number Publication Date
JPS605362A true JPS605362A (ja) 1985-01-11

Family

ID=14608067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58113276A Pending JPS605362A (ja) 1983-06-23 1983-06-23 制御メモリテスト方式

Country Status (1)

Country Link
JP (1) JPS605362A (ja)

Similar Documents

Publication Publication Date Title
US5003468A (en) Guest machine execution control system for virutal machine system
JPS605362A (ja) 制御メモリテスト方式
JP2673850B2 (ja) マイクロテストプログラムを実行する計算機
JP2684966B2 (ja) 入出力処理装置のデバッグ装置
JPH117392A (ja) 補助記憶装置を二重化してなるデータ処理装置及びこのデータ処理装置のシステム立下げ方法
JPS59206948A (ja) 情報処理装置
JPS62187942A (ja) デバツグ制御処理方式
JP2596355B2 (ja) マイクロコンピュータ
JPS5835648A (ja) プログラム実行制御方式
JPS6239785B2 (ja)
JP2658699B2 (ja) 入出力装置用テストプログラムの被試験装置の管理方法
JPH0510677B2 (ja)
JPH07104781B2 (ja) マイクロプログラム制御方式
JPS62107354A (ja) マイクロプログラム制御装置
JPS615353A (ja) 試験制御方式
JPH096641A (ja) 情報処理装置
JPH0325815B2 (ja)
JPS6214240A (ja) プログラム検査方式
JPS6091458A (ja) マイクロプロセツサのプログラムデバツグ装置
JPH04181321A (ja) マイクロプログラムロード方式
JPH05151021A (ja) 常駐領域組み込み型デバツガによるデバツグ方式
JPH04175927A (ja) プログラムのパッチ方式
JPH0242529A (ja) 入出力処理装置
JPS6367214B2 (ja)
JPH04243431A (ja) 障害処理機能の評価方式