JPS6367214B2 - - Google Patents

Info

Publication number
JPS6367214B2
JPS6367214B2 JP58077996A JP7799683A JPS6367214B2 JP S6367214 B2 JPS6367214 B2 JP S6367214B2 JP 58077996 A JP58077996 A JP 58077996A JP 7799683 A JP7799683 A JP 7799683A JP S6367214 B2 JPS6367214 B2 JP S6367214B2
Authority
JP
Japan
Prior art keywords
ipl
type
entry
contents
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58077996A
Other languages
English (en)
Other versions
JPS59202528A (ja
Inventor
Haruo Kohama
Yoshitoshi Murata
Masahiro Kurata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP7799683A priority Critical patent/JPS59202528A/ja
Publication of JPS59202528A publication Critical patent/JPS59202528A/ja
Publication of JPS6367214B2 publication Critical patent/JPS6367214B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は情報処理装置におけるイニシヤル・プ
ログラム・ロード(IPL)制御方式に関する。
〔従来技術〕 情報処理装置においては、電源投入されると、
IPLにより所定のプログラムがメモリにロードさ
れて処理が開始される。IPLが指示されると、ま
ず指定された入出力装置からブート・プログラム
がメモリに自動的に読込まれる。ブート・プログ
ラムはオペレーテング・システム(OS)や試験
プログラムなどのプログラムを指定された入出力
装置からメモリに読込むためのプログラムであ
る。このブート・プログラムの読込みが完了する
と、ブート・プログラムに制御が渡され、IPL処
理の第1段階が終了する。
IPL処理の第2段階はブート・プログラムの実
行によるIPL処理である。ブート・プログラムの
実行に際しては、 (1) 入出力装置から読込むプログラム(OS、試
験プログラム等)の種類 (2) OSの読込みにおいて、メモリ上の現在の情
報(例えば入出力装置の状態管理情報等)を引
継ぐか否か。
等を制御するため、これらを表わすIPL種別を命
令により識別し、この識別したIPL種別に従い、
第2段階のIPL処理(OS等の読込み)を行う。
従来の情報処理装置では、上記IPL種別を一つ
だけ設定保持し、また設定されたIPL種別は電源
切断時にも保持するようにしている。このような
構成によると、通常、IPL種別として正常時の
OS・IPL種別が保持されているため、保守作業
のための試験プログラムのIPL、あるいは障害時
のOS・IPLのためにIPL種別を書換える場合、保
守作業あるいはOSの再IPLの前に、以前に設定
されているIPL種別を人が用紙等に書き写して控
えておき、保守作業等の終了時にIPL種別を元に
戻しておく必要がある。また保守作業あるいは障
害時のOS再立上げで使用するIPL種別は一時的
に使用するものであるが、設定されたIPL種別は
情報処理装置の電源切断時にも保持されるため、
保守作業あるいは障害時のOS再IPLのため書替
えたIPL種別を元に戻すのを忘れると、次の正常
時のOS・IPL時、試験プログラムや障害時の
OS・IPLが行われてしまう。
〔発明の目的〕
本発明の目的は上述の問題点を解決し、複数の
IPL種別を保持するIPL制御方式を提供すること
にある。
〔発明の概要〕
本発明の特徴とするところは、複数のエントリ
からなり、IPL動作を指定する複数のIPL種別に
ついて、その内容が電源断により消去されるエン
トリと消去されずに保存されるエントリに分類し
て保持する保持手段を備え、各エントリの内容を
優先順に従つて参照するようにし、参照したたエ
ントリの内容が特定パターンを示すか否かによ
り、次の優先順のエントリの内容を参照するか、
該エントリ内のIPL種別によつてIPL処理を行う
ことにある。
〔発明の実施例〕
第1図は本発明の一実施例を示すブロツク図で
ある。第1図において、1は記憶回路であり、3
つのエントリ10〜12を有する。各エントリ1
0〜12内にIPL種別を保持する。エントリ12
は電池2によりバツクアツプされており、情報処
理装置の電源切断時もその内容を保持する。エン
トリ10および11は電池のバツクアツプがな
く、電源断により、その内容は消失する。レジス
タ3は記憶回路1のアクセスアドレスを示し、デ
コーダ5によつてレジスタ3が示すエントリの1
つをアクセスする。レジスタ3の内容は更新回路
4を介して+1される。アクセスされたエントリ
の内容、即ちIPL種別はチエツク回路6に読出さ
れる。チエツク回路6は読出されたIPL種別がオ
ール“0”か否かをチエツクする。オール“0”
の場合、更新回路4を付勢し、レジスタ3の内容
を+1させる。オール“0”でない場合、その
IPL種別をメモリ7上のエリア13に書込む。エ
リア13はプログラムが命令によりIPL種別の設
定、読出しを行う際のエリアである。
次に動作について説明する。
情報処理装置でIPLが指示され、ブートプログ
ラムの読込みが終了し、ブートプログラムに制御
が渡されると、ブートプログラムは、IPL種別の
読出し命令を発行する。この読出し命令が発行さ
れると、まずレジスタ3に値“0”を設定しデコ
ーダ5を介して記憶回路1のエントリ10の内容
を読出し、チエツク回路6に送る。チエツク回路
6では記憶回路1から送られて来たIPL種別がオ
ール“0”か否かをチエツクし、このIPL種別が
オール“0”以外ならば、このIPL種別をIPL種
別読出し命令で指定されたメモリ7のエリア13
書込み、IPL種別読出し命令の処理を終了する。
エントリ10から読出されたIPL種別がオール
“0”ならば、更新回路4を介してレジスタ3の
内容を更新(+1)し、エントリ11内のIPL種
別を読出し、このIPL種別がオール“0”か否か
をチエツクする。このIPL種別がオール“0”以
外ならば、このIPL種別をメモリ7上のエリア1
3に書込み、IPL種別読出し命令の処理を終了す
る。さらにエントリ11から読出されたIPL種別
がオール“0”ならば、更新回路4を介してレジ
スタ3の内容を更新(+1)して2とし、エント
リ12内のIPL種別を読出す。エントリ12内の
IPL種別は情報処理装置の設置時等にオール
“0”以外(例えばOS・IPLのIPL種別)が設定
され、それが保持されているので、チエツク回路
6はこのIPL種別をメモリ7上のエリア13に書
込み、IPL種別読出し命令の処理を終了する。も
しエントリ12内のIPL種別がオール“0”であ
ると、チエツク回路6は、IPL種別が事前に設定
されていないことをIPL種別読出し命令のコンデ
イシヨンコードとして表示し、プログラムに報告
する。
記憶回路1へのIPL種別の設定は、設定手段毎
に異なるエントリに行うようにしている。
情報処理装置のパネル上のスイツチ操作あるい
はサービスプロセツサ配下のキーボードからのコ
マンドによりIPL種別の設定が指示されると、デ
コーダ5には値“0”が入力され、記憶回路1の
エントリ10にパネル等からの設定するIPL種別
が書込まれる。プログラムが命令によりIPL種別
の設定を指示すると、デコーダ5には値“1”が
入力され、記憶回路1のエントリ11に、IPL種
別設定命令で指定されたメモリ7上のエリア13
の内容が書込まれる。また、情報処理装置の設置
時等に、保守用機器あるいはサービスプロセツサ
を使つて記憶回路1のエントリ12に、通常情報
処理装置上で走行するOSが使用するIPL種別を
設定する。
この様に、パネルあるいはOSからのIPL種別
設定が行われていない時は、エントリ10,11
の内容は共にオール“0”であり、よつてエント
リ12内のIPL種別により、OSのIPLが行える。
また、パネルあるいはOSからIPL種別設定が行
われると、パネルあるいはOSから設定されたエ
ントリ10または11内のIPL種別によりIPLが
行われる。パネルあるいはOSから一時的に設定
したエントリ10,11のIPL種別は情報処理装
置の電源切断により消去されるため、次の電源投
入時にはエントリ12内のIPL種別によりOSの
IPLが行われる。
第1図の実施例によれば、複数のIPL種別が保
持され、かつIPL種別の読出し時には、優先順位
の高い順にチエツクされ、有効なIPL種別が読出
されるため、パネルあるいはOSからのIPL種別
設定が行われていなくても、システム設置時に設
定されたIPL種別によりOSのIPLが行われる。ま
たパネルあるいはOSからIPL種別を設定すると、
IPL時にはパネルあるいはOSから設定したIPL種
別によりIPLが行われる。さらに、パネルあるい
はOSから一時的に設定したIPL種別は、電源切
断時に消去され、次の電源投入時にはシステム設
置時に設定されたIPL種別によりOSのIPLが行わ
れる。これにより障害時あるいは保守作業時での
IPL種別変更時、IPL種別を元に戻し忘れても、
次回のIPLは正常に行える。
第2図は本発明の他の実施例を示すブロツク図
である。第2図において、20は記憶回路であ
り、2つのエントリ30,31を有し、各エント
リはIPL種別を保持する。21はモリであり、メ
モリ21上のエリア22はプログラム命令により
IPL種別の設定、読出しを行う際のエリアとな
る。23はサービスプロセツサ配下のフレキシブ
ルデイスク媒体である。
情報処理装置でIPLが指示され、ブートプログ
ラムの読込みが終了し、ブートプログラムに制御
が渡されると、ブートプログラムはIPL種別の読
出し命令を発行する。この読出し命令が発行され
ると、記憶回路1の内容が読出され、命令で指定
されたメモリ21上のエリア22に書込まれる。
エリア22の上位部32にエントリ30の内容
が、下位部33にエントリ31の内容が書込まれ
る。ブートプログラムは、IPL種別読出し命令実
行後、エリア22の上位部32をチエツクし、こ
の内容がオール“0”以外ならばこの内容で指定
されたIPL動作を行う。エリア22の上位部32
がオール“0”ならば、下位部33で指定された
IPL動作が行う。もし、下位部33もオール
“0”ならばコンソールにメツセージを出力し、
オペレータの指示を待つ。
情報処理装置の電源投入時、記憶回路1のエン
トリ31には、サービスプロセツサ配下のフレキ
シブルデイスク媒体23にあらかじめ設定されて
いる値が読出されて、設定される。またエントリ
30には、パネルから設定するIPL種別、あるい
はプログラムがIPL種別設定命令を実行した時、
IPL種別設定命令で指定されるメモリ21上のエ
リア22の上位部32の内容が設定される。IPL
種別設定命令実行時、下位部33は無視される。
サービスプロセツサ配下のフレキシブルデイス
ク媒体23には、情報処理装置上で通常走行する
OSのIPL時に使用するIPL種別が格納されてい
る。フレキシブルデイスク媒体23へのIPL種別
の設定はシステム設定時等に保守機器あるいはサ
ービスプロセツサ上のプログラムによつて行わ
れ、通常、書換えられることはない。
この様に、パネルあるいはOSからのIPL種別
設定が行われていない時は、IPL種別11によ
り、OSのIPLが行える。また、パネルあるいは
OSからIPL種別設定が行われると、設定された
IPL種別によりIPLが行える。パネルあるいはOS
から一時的に設定したエントリ30のIPL種別は
情報処理装置の電源切断により消去されるため、
次の電源投入時にはエントリ31のIPL種別によ
りOSのIPLが行われる。
〔発明の効果〕
以上述べたごとく本発明によれば、複数のIPL
種別、例えば正常時のIPL動作を指定するIPL種
別と、保守時等のIPL動作を指定するIPL種別と
を別々に保持し、保守作業等によるIPL種別の書
替えが正常時のIPL処理に影響を及ぼさないよう
にすることができ、効率的なIPL処理が可能にな
る。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロツク図、
第2図は本発明の他の実施例を示すブロツク図で
ある。 1,20……記憶回路、10〜12,30,3
1……エントリ。

Claims (1)

  1. 【特許請求の範囲】 1 イニシヤル・プログラム・ロード(IPL)種
    別を認識してIPL処理を行うIPL制御方式におい
    て、 複数のエントリからなり、IPL動作を指定する
    複数のIPL種別について、その内容が電源断によ
    り消去されるエントリと消去されずに保存される
    エントリに分類して保持する保持手段を備え、 各エントリの内容を優先順に従つて参照し、参
    照したエントリの内容が特定パターンを示すか否
    かにより、次の優先順のエントリの内容を参照す
    るか、該エントリ内のIPL種別によつてIPL処理
    を行うことを特徴とするイニシヤル・プログラ
    ム・ロード制御方式。 2 上記保持手段へのIPL種別の設定を、該設定
    を指示する手段に応じたエントリにて行うことを
    特徴とする特許請求の範囲第1項記載のイニシヤ
    ル・プログラム・ロード制御方式。
JP7799683A 1983-05-02 1983-05-02 イニシヤル・プログラム・ロ−ド制御方式 Granted JPS59202528A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7799683A JPS59202528A (ja) 1983-05-02 1983-05-02 イニシヤル・プログラム・ロ−ド制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7799683A JPS59202528A (ja) 1983-05-02 1983-05-02 イニシヤル・プログラム・ロ−ド制御方式

Publications (2)

Publication Number Publication Date
JPS59202528A JPS59202528A (ja) 1984-11-16
JPS6367214B2 true JPS6367214B2 (ja) 1988-12-23

Family

ID=13649416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7799683A Granted JPS59202528A (ja) 1983-05-02 1983-05-02 イニシヤル・プログラム・ロ−ド制御方式

Country Status (1)

Country Link
JP (1) JPS59202528A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54130850A (en) * 1978-04-03 1979-10-11 Toshiba Corp Data processing unit
JPS56149606A (en) * 1980-04-23 1981-11-19 Hitachi Ltd General-purpose controller

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54130850A (en) * 1978-04-03 1979-10-11 Toshiba Corp Data processing unit
JPS56149606A (en) * 1980-04-23 1981-11-19 Hitachi Ltd General-purpose controller

Also Published As

Publication number Publication date
JPS59202528A (ja) 1984-11-16

Similar Documents

Publication Publication Date Title
JP2772103B2 (ja) 計算機システム立上げ方式
JPS60136833A (ja) オペレ−テイングシステムの切替え方式
US5363502A (en) Hot stand-by method and computer system for implementing hot stand-by method
JPS6367214B2 (ja)
JPH0518143B2 (ja)
JPS6312300B2 (ja)
JP3265108B2 (ja) データ処理システム
JPS5835648A (ja) プログラム実行制御方式
JP3125634B2 (ja) 電子計算機システム
JPH0740235B2 (ja) トレ−ス情報の収集方式
JP2682746B2 (ja) 仮想計算機システム
JP3263987B2 (ja) 自動iplの初期設定処理方法
JPS6239785B2 (ja)
JP3535337B2 (ja) マイコンのエミュレーターのプログラムローディング装置
KR900007279B1 (ko) 사설교환기에서의 플로피 디스크 드라이버의 제어방법
JPS58168121A (ja) 停電復電処理方式
JPH08286948A (ja) ソフトウエア開発支援装置および方法
JPH09288655A (ja) プロセッサ増設方法
JPS62187942A (ja) デバツグ制御処理方式
JPS635431A (ja) プログラムパツチ情報の管理方式
JPS6116105B2 (ja)
JPH04338852A (ja) 中断再開機構を有するファイル転送プログラム
JPH09218829A (ja) 外部記憶装置用書き込み試験方法及びそれを適用した情報処理システム
JPS59168528A (ja) イニシヤル・プログラム・ロ−ド方式
JPH0559533U (ja) 情報処理装置のipl用rom切換装置