JPS59168528A - イニシヤル・プログラム・ロ−ド方式 - Google Patents
イニシヤル・プログラム・ロ−ド方式Info
- Publication number
- JPS59168528A JPS59168528A JP4465383A JP4465383A JPS59168528A JP S59168528 A JPS59168528 A JP S59168528A JP 4465383 A JP4465383 A JP 4465383A JP 4465383 A JP4465383 A JP 4465383A JP S59168528 A JPS59168528 A JP S59168528A
- Authority
- JP
- Japan
- Prior art keywords
- ipl
- machine number
- contents
- program
- entry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、情報処理装置におけるイニシャル・プログラ
ム・ロード（ＩＰＬ）方式に関する。
ム・ロード（ＩＰＬ）方式に関する。
従来、情報処理装置では１個のＩＰＬ機番（ＩＰＬにお
ける１つのロードバスとなる機器の番号）を保持し、該
ＩＰＬ機番に対して１回のみのＩＰＬ動作を行い、この
１回のＩＰＬ動作に失敗した時はＩＰＬ失敗としてパネ
ル等に表示し、以後の処理（例えば別のＩＰＬ機番から
のＩＰＬ）はオサ区−夕が行っていた。また、ＩＰＬ機
器の指定はパネル上のスイッチ等によって行われ、情報
処理装置のプログラムがＩＰＬ機器を設定したり、読出
すことはできなかった。このため、従来は多様な運転形
態に十分対応することができな埴という問題があった。
ける１つのロードバスとなる機器の番号）を保持し、該
ＩＰＬ機番に対して１回のみのＩＰＬ動作を行い、この
１回のＩＰＬ動作に失敗した時はＩＰＬ失敗としてパネ
ル等に表示し、以後の処理（例えば別のＩＰＬ機番から
のＩＰＬ）はオサ区−夕が行っていた。また、ＩＰＬ機
器の指定はパネル上のスイッチ等によって行われ、情報
処理装置のプログラムがＩＰＬ機器を設定したり、読出
すことはできなかった。このため、従来は多様な運転形
態に十分対応することができな埴という問題があった。
例えば、オペレーテイングシステム（Ｏ８）を格納した
周辺装置が予備などを含めて複数台ある場合、そのいず
れからもＯ８の工ＰＬが可能なのに、従来は決められた
１つの周辺装置に対してしかＩＰＬを動作させることが
できず、それに失敗するとオペレータの操作を必要とす
る。また、遠隔地等からＯ８更新を行った場合、次のＩ
ＰＬ時には、更新されたＯ８を格納する周辺装置（一般
に更新前と更新後とでは周辺装置が異なる）からＩＰＬ
を行うことが必要であるが、従来はＩＰＬ機番がプログ
ラムから変更不可のため、被更新側ではオペレータの操
作を必要とする。
周辺装置が予備などを含めて複数台ある場合、そのいず
れからもＯ８の工ＰＬが可能なのに、従来は決められた
１つの周辺装置に対してしかＩＰＬを動作させることが
できず、それに失敗するとオペレータの操作を必要とす
る。また、遠隔地等からＯ８更新を行った場合、次のＩ
ＰＬ時には、更新されたＯ８を格納する周辺装置（一般
に更新前と更新後とでは周辺装置が異なる）からＩＰＬ
を行うことが必要であるが、従来はＩＰＬ機番がプログ
ラムから変更不可のため、被更新側ではオペレータの操
作を必要とする。
本発明は上記従来の欠点を解決し、情報処理装置の多様
な運転形態に十分対応できるＩＰＬ方式を提供すること
にある。
な運転形態に十分対応できるＩＰＬ方式を提供すること
にある。
上記の目的を達成するため、本発明は情報処理装置に複
数のＩＰＬ機番を保持し、あるＩＰＬ機番からのＩＰＬ
に失敗すると次のＩＰＬ機番を読出してＩＰＬを行い、
それにも失敗すると次のＩＰＬ機番を読出すというよう
に、順次ＩＰＬ機番を読出してＩ 、Ｐ Ｌを行うよう
にしたものである。
数のＩＰＬ機番を保持し、あるＩＰＬ機番からのＩＰＬ
に失敗すると次のＩＰＬ機番を読出してＩＰＬを行い、
それにも失敗すると次のＩＰＬ機番を読出すというよう
に、順次ＩＰＬ機番を読出してＩ 、Ｐ Ｌを行うよう
にしたものである。
第１図は本発明の一実施例であって、１はＩＦＬ機番を
保持する記憶回路、２は記憶回路１に保持されているＩ
ＰＬｉ番の有効／無効を示すピッ）（Ｖピント）を保持
する記憶回路、３は記憶回路１に保持されているＩＰＬ
機番でのＩＰＬ動作の成功／失敗を示すピッ）（Ｅビッ
ト）を保持する記憶回路、４はＩＰＬを行う順番を保持
するレジスタ、５は記憶回路１，２．３にアクセスする
際のアドレスデコーダ、６は記憶回路１から読出したＩ
ＰＬ機番からのＩＰＬ動作を行５ＩＰＬ制御回路、７は
レジスタ４０更新（＋１）回路である。さらに、８はプ
ログラムがＩＰＬ機番の設定、読出しを指示する命令で
あって、８ａは命令コード、８ｂはＩＰＬ模番の保持順
番、８ｃは主メモリアドレスを示し、９は主メモリアド
レス８ｃによって指定される主メモリ１００上のデータ
であって、９ＣはＥビット、９ｂはＶビット、９ａは■
ＰＬ機番を示す。
保持する記憶回路、２は記憶回路１に保持されているＩ
ＰＬｉ番の有効／無効を示すピッ）（Ｖピント）を保持
する記憶回路、３は記憶回路１に保持されているＩＰＬ
機番でのＩＰＬ動作の成功／失敗を示すピッ）（Ｅビッ
ト）を保持する記憶回路、４はＩＰＬを行う順番を保持
するレジスタ、５は記憶回路１，２．３にアクセスする
際のアドレスデコーダ、６は記憶回路１から読出したＩ
ＰＬ機番からのＩＰＬ動作を行５ＩＰＬ制御回路、７は
レジスタ４０更新（＋１）回路である。さらに、８はプ
ログラムがＩＰＬ機番の設定、読出しを指示する命令で
あって、８ａは命令コード、８ｂはＩＰＬ模番の保持順
番、８ｃは主メモリアドレスを示し、９は主メモリアド
レス８ｃによって指定される主メモリ１００上のデータ
であって、９ＣはＥビット、９ｂはＶビット、９ａは■
ＰＬ機番を示す。
第１図の実施例では、記憶回路１，２．３はそれぞれ４
つのエントリに分かれ、例えば、記憶回路１のエントリ
１０１．のＩ ｊＬ機番に対応するＶピット、Ｅビット
は、それぞれ記憶回路２．３の工／トリ２０，３０に保
持されている。
つのエントリに分かれ、例えば、記憶回路１のエントリ
１０１．のＩ ｊＬ機番に対応するＶピット、Ｅビット
は、それぞれ記憶回路２．３の工／トリ２０，３０に保
持されている。
パネル上のスイッチ押下あるいはサービスプロセッサ配
下のキーボードからのコマンド投入等により、情報処理
装置に対してＩＰＬ指示が行われた場合、まずレンスタ
４に′°０”を設定し、これをデコーダ５でデコードす
ることにより、記憶回路１．２の各エントリ１０，２０
の内容を読出し、工ＰＬ制御回路６に送る。ＩＰＬ制御
回路６では、Ｖビットの値（エントリ四の内容）が１″
ならば、エントリ１０の内容で指定されたＩＰＬｉ番か
らのＩＰＬ動作を行う。このようにして、当該工ＰＬ機
番からのＩＰＬが成功した場合は、該ＩＰＬ機番に対応
するＥビット（エントリ３０）に対して値″ＩＮを設定
し、ＩＰＬ動作を終了する。一方、該ＩＰＬ機番からの
ＩＰＬが失敗した場合あるいは該ＩＰＬ機番に対応する
Ｖビット２０の値が′０”の場合は、記憶回路３の対応
するＥビット加に対して値ａＯ”を設定し、その後、レ
ジスタ４の内容を更新回路７によって更新（＋１）Ｌ、
記憶回路１，２．３のエントリ１１ 、２１．３１にょ
るＩＰＬ動作を開始する。以後、Ｉ Ｐ Ｌが失敗する
とレジスタ４の内容を更新し、順次、ＩＰＬ機番を変え
てＩＰＬ動作を行い、最後にエントリ１３で指定された
ＩＰＬ機番からのＩＰＬに失敗して、レジスタ４（値は
６３”）の更新回路７でオーバフローが生じると、ＩＰ
Ｌ動作が終了する。
下のキーボードからのコマンド投入等により、情報処理
装置に対してＩＰＬ指示が行われた場合、まずレンスタ
４に′°０”を設定し、これをデコーダ５でデコードす
ることにより、記憶回路１．２の各エントリ１０，２０
の内容を読出し、工ＰＬ制御回路６に送る。ＩＰＬ制御
回路６では、Ｖビットの値（エントリ四の内容）が１″
ならば、エントリ１０の内容で指定されたＩＰＬｉ番か
らのＩＰＬ動作を行う。このようにして、当該工ＰＬ機
番からのＩＰＬが成功した場合は、該ＩＰＬ機番に対応
するＥビット（エントリ３０）に対して値″ＩＮを設定
し、ＩＰＬ動作を終了する。一方、該ＩＰＬ機番からの
ＩＰＬが失敗した場合あるいは該ＩＰＬ機番に対応する
Ｖビット２０の値が′０”の場合は、記憶回路３の対応
するＥビット加に対して値ａＯ”を設定し、その後、レ
ジスタ４の内容を更新回路７によって更新（＋１）Ｌ、
記憶回路１，２．３のエントリ１１ 、２１．３１にょ
るＩＰＬ動作を開始する。以後、Ｉ Ｐ Ｌが失敗する
とレジスタ４の内容を更新し、順次、ＩＰＬ機番を変え
てＩＰＬ動作を行い、最後にエントリ１３で指定された
ＩＰＬ機番からのＩＰＬに失敗して、レジスタ４（値は
６３”）の更新回路７でオーバフローが生じると、ＩＰ
Ｌ動作が終了する。
また、プログラムが命令８を実行し、データ９で示すＩ
ＰＬ機番の設定を指示すると、命令の８ｂで示される記
憶回路１．２．３の各エントリ（例えば８ｂの値が”０
”ならばエントリ１０ 、２０ 。
ＰＬ機番の設定を指示すると、命令の８ｂで示される記
憶回路１．２．３の各エントリ（例えば８ｂの値が”０
”ならばエントリ１０ 、２０ 。
３０）釦、それぞれ命令の８０で示される主メモリアド
レスのデータ９ａ、９ｂ、９ｃの内容を書込む。同様に
、プログラムが命令８を実行し、ＩＰＬ機番の読出しを
指示（ＩＰＬ機番の設定／読出しの命令は同じ命令形式
８であるが命令コード８ａが異なる）すると、命令の８
ｂで示される記憶回路１，２．３の各エントリの内容を
読出し、命令の主メモリアドレス８Ｃで示される主メモ
リ１００の記憶領域にデータ９の形式でＩＰＬ機番を格
納する。
レスのデータ９ａ、９ｂ、９ｃの内容を書込む。同様に
、プログラムが命令８を実行し、ＩＰＬ機番の読出しを
指示（ＩＰＬ機番の設定／読出しの命令は同じ命令形式
８であるが命令コード８ａが異なる）すると、命令の８
ｂで示される記憶回路１，２．３の各エントリの内容を
読出し、命令の主メモリアドレス８Ｃで示される主メモ
リ１００の記憶領域にデータ９の形式でＩＰＬ機番を格
納する。
この様に、第１図の実施例では、最大４つの工ＰＬ機番
を持ち、一つのＩＰＬ機番からのＩＰＬ動作に失敗して
も、次のＩＰＬ機番からのＩＰＬ動作が自動的に行われ
る。また、命令８により、プログラムからのＩＰＬ機番
の設定、読出し、工ＰＬ機番の有効／無効制御が可能で
あるため、Ｏ８の更新時等のＩＰＬ機番の切替えがプロ
グラムで可能である。さらに各ＩＰＬ機番でのＩＰＬ動
作の結果（成功／失敗）が対応するＥビットに反映され
ているので、プログラムで順にＥビットを調べることに
より、いずれのＩＰＬ機番からの工ＰＬが成功あるいは
失敗したかをプログラムで知ることができる。また、記
憶回路１．２．３に対するＩＰＬ機番、Ｖビット、Ｅビ
ットの設定、読出しは命令８の実行の他に、パネル上の
スイッチ操作あるいはサービスプロセッサ配下のキーボ
ードからのコマンドによっても行える。
を持ち、一つのＩＰＬ機番からのＩＰＬ動作に失敗して
も、次のＩＰＬ機番からのＩＰＬ動作が自動的に行われ
る。また、命令８により、プログラムからのＩＰＬ機番
の設定、読出し、工ＰＬ機番の有効／無効制御が可能で
あるため、Ｏ８の更新時等のＩＰＬ機番の切替えがプロ
グラムで可能である。さらに各ＩＰＬ機番でのＩＰＬ動
作の結果（成功／失敗）が対応するＥビットに反映され
ているので、プログラムで順にＥビットを調べることに
より、いずれのＩＰＬ機番からの工ＰＬが成功あるいは
失敗したかをプログラムで知ることができる。また、記
憶回路１．２．３に対するＩＰＬ機番、Ｖビット、Ｅビ
ットの設定、読出しは命令８の実行の他に、パネル上の
スイッチ操作あるいはサービスプロセッサ配下のキーボ
ードからのコマンドによっても行える。
第２図に本発明の他の実施例を示す。第２図において、
１は２つのＩＰＬ機器エントリ１０．１１を保持する記
憶回路、６はＩＰＬ制御回路である。
１は２つのＩＰＬ機器エントリ１０．１１を保持する記
憶回路、６はＩＰＬ制御回路である。
また、８はプログラムが１．ＰＬ機器の設定、読出しを
行う命令であって、８ａは命令コード、８ ａ’はサズ
ツ、ア７：クシシン１ニーＣ’Ｆ−１８Ｃは主メモリア
ドレスを示し、９は主メモリアドレス８Ｃによって指定
される主メモリ１００上のデータであって、２つのＩＰ
Ｌ機番９ａ、９ａ’を示す。
行う命令であって、８ａは命令コード、８ ａ’はサズ
ツ、ア７：クシシン１ニーＣ’Ｆ−１８Ｃは主メモリア
ドレスを示し、９は主メモリアドレス８Ｃによって指定
される主メモリ１００上のデータであって、２つのＩＰ
Ｌ機番９ａ、９ａ’を示す。
情報処理装置に対してＩＰＬ指示が行われた場合、記憶
回路１の内容を読出し、ＩＰＬ制御回路６に送る。ＩＰ
Ｌ制御回路６ごでは、まずエントリ１０で指定される１
、Ｐ’Ｌ機番からのＩＰＬを行い、該Ｉ 、Ｐ Ｌ機番
からの１． Ｐ Ｌが失敗した場合、エントリ１１で指
定されるＩＰＬ機番からのＩＰＬを行い、該■ＰＬ機番
からのＩＰＬも失敗した場合、ＩＦＬ動作を終了とする
。また、プログラムから命令８によりＩＰＬ機番
の設定が指示されると、生メモＩＪ １００
上のデータ９が読出され、記憶回路１に書込まれる。即
ち、記憶回路１ツエントリ１０にＩＰ’Ｌ機番９ａが、
エントリ１１にＩＰＬ機番９ ａ’が書込まれる。プロ
グラムから命令８によりＩＰＬ機番の読出しが指示され
ると、記憶回路１の内容が読出され、主メモリアドレス
８で示される主メモ！Ｊ １００の領域にデータ９の形
式で格納される。なお、命令８はサブファンクションコ
ード８ａ’を変えることにより、ＩＰＬ機番の設定、読
出し以外の機能を実行することもできる。
回路１の内容を読出し、ＩＰＬ制御回路６に送る。ＩＰ
Ｌ制御回路６ごでは、まずエントリ１０で指定される１
、Ｐ’Ｌ機番からのＩＰＬを行い、該Ｉ 、Ｐ Ｌ機番
からの１． Ｐ Ｌが失敗した場合、エントリ１１で指
定されるＩＰＬ機番からのＩＰＬを行い、該■ＰＬ機番
からのＩＰＬも失敗した場合、ＩＦＬ動作を終了とする
。また、プログラムから命令８によりＩＰＬ機番
の設定が指示されると、生メモＩＪ １００
上のデータ９が読出され、記憶回路１に書込まれる。即
ち、記憶回路１ツエントリ１０にＩＰ’Ｌ機番９ａが、
エントリ１１にＩＰＬ機番９ ａ’が書込まれる。プロ
グラムから命令８によりＩＰＬ機番の読出しが指示され
ると、記憶回路１の内容が読出され、主メモリアドレス
８で示される主メモ！Ｊ １００の領域にデータ９の形
式で格納される。なお、命令８はサブファンクションコ
ード８ａ’を変えることにより、ＩＰＬ機番の設定、読
出し以外の機能を実行することもできる。
この様に１第２図の実施例では２つのＩＰＬ機番を持ち
、一つのＩＰＬ機番からのＩＰＬが失敗しても、別のＩ
ＰＬ機番からのＩＰＬが自動的に行われる。また、プロ
グラムからのＩＰＬｍ番の設定・、読出しが可能である
ため、Ｏ８の更新時等のＩＰＬ機番の切替えがプログラ
ムで可能である。
、一つのＩＰＬ機番からのＩＰＬが失敗しても、別のＩ
ＰＬ機番からのＩＰＬが自動的に行われる。また、プロ
グラムからのＩＰＬｍ番の設定・、読出しが可能である
ため、Ｏ８の更新時等のＩＰＬ機番の切替えがプログラ
ムで可能である。
さらて、記憶回路ＩＫ対するＩＰＬ機番の設定、読出し
は命令８の他に、パネル上のスイッチ操作あるいはサー
ビスプロセッサ配下のキーボードからのコマンドによっ
ても行える。
は命令８の他に、パネル上のスイッチ操作あるいはサー
ビスプロセッサ配下のキーボードからのコマンドによっ
ても行える。
なお、いずれの実施例においても、記憶回路１゜２．３
の内容を情報処理装置の電源切断時に保持する必要があ
る場合は、電池、バッテリー等により記憶回路の動作を
バックアップするか、あるいは電源切断／投入時に記憶
回路の内容を不揮発性メモリに退避／回復する等、既知
の方法で容易に対処できる。
の内容を情報処理装置の電源切断時に保持する必要があ
る場合は、電池、バッテリー等により記憶回路の動作を
バックアップするか、あるいは電源切断／投入時に記憶
回路の内容を不揮発性メモリに退避／回復する等、既知
の方法で容易に対処できる。
以上説明したように、本発明によれば、一つの機番から
のＩＰＬＫ失敗しても、自動的に別の工ＰＬ機番からの
ＩＰＬを行ったり、また、プログラムからｒｐｒ、機番
の設定、読出しが可能であるためオペレータ操作が不要
となり、無人運転、遠隔運転等の多様な運転形態に対処
可能である。
のＩＰＬＫ失敗しても、自動的に別の工ＰＬ機番からの
ＩＰＬを行ったり、また、プログラムからｒｐｒ、機番
の設定、読出しが可能であるためオペレータ操作が不要
となり、無人運転、遠隔運転等の多様な運転形態に対処
可能である。
第１図及び第２図は本発明の一実施例のブロック図であ
る。 １°・・ＩＰＬ機番を保持する記憶回路、 ２・・・Ｖ
ビットを保持する記憶回路、 ３・・・Ｅビットを保
持する記憶回路、 ４・・・レジスタ、 ５・・・デコ
ーダ、 ６・・・ＩＰＬ制御回路、 ７・・・レジスタ
４０更新（＋１）回路、 ８・・・命令、 ９・・・
データ、 １００・・・主メモリ。 第１図 ＩＦＬ動年さぁ
る。 １°・・ＩＰＬ機番を保持する記憶回路、 ２・・・Ｖ
ビットを保持する記憶回路、 ３・・・Ｅビットを保
持する記憶回路、 ４・・・レジスタ、 ５・・・デコ
ーダ、 ６・・・ＩＰＬ制御回路、 ７・・・レジスタ
４０更新（＋１）回路、 ８・・・命令、 ９・・・
データ、 １００・・・主メモリ。 第１図 ＩＦＬ動年さぁ
Claims (3)
- （１） 処理装置に複数のイニツゴ々・プロゲラ仏・
ロード（ＩＰＬ）機番を保持し、該処理装置に対してＩ
ＰＬ指示が行われた場合、まず第１番目のＩＰＬ機番か
らのＩＰＬ動作を行い、それが成功するとそこでＩＰＬ
動作を終了し、失敗したら次の第２番目のＩＰＬ機番か
らのＩＰＬ動作に移り、以下、ＩＰＬ動作が成功するか
最後のＩＰＬ機番からのＩＰＬ動作が失敗するまで順次
ＩＰＬをやり直すことを特徴とするイニシャル・プログ
ラム・ロード方式。 - （２） 前記ＩＰＬ機番をプログラムから設定／読出
しできるようにしたことを特徴とする特許請求の範囲第
１項記載のイニシャル・プログラム・ロード方式。 - （３）ＩＰＬ機番対応にＩＰＬ動作の成功／失敗を示す
ビットを設け、ＩＰＬが成功したＩＰＬ機番をプログラ
ムから識別できるようにしたことを特徴とする特許請求
の範囲第１項記載のイニシャル・プログラム・ロード方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4465383A JPS59168528A (ja) | 1983-03-16 | 1983-03-16 | イニシヤル・プログラム・ロ−ド方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4465383A JPS59168528A (ja) | 1983-03-16 | 1983-03-16 | イニシヤル・プログラム・ロ−ド方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59168528A true JPS59168528A (ja) | 1984-09-22 |
Family
ID=12697401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4465383A Pending JPS59168528A (ja) | 1983-03-16 | 1983-03-16 | イニシヤル・プログラム・ロ−ド方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59168528A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63149750A (ja) * | 1986-12-12 | 1988-06-22 | Fujitsu Ltd | イニシャルプログラムロード方法 |
| JPH0877017A (ja) * | 1994-09-07 | 1996-03-22 | Nec Corp | 情報処理装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53142839A (en) * | 1977-05-19 | 1978-12-12 | Nec Corp | Program load system |
| JPS543434A (en) * | 1977-06-09 | 1979-01-11 | Toshiba Corp | Automatic starting method for electronic computer |
-
1983
- 1983-03-16 JP JP4465383A patent/JPS59168528A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53142839A (en) * | 1977-05-19 | 1978-12-12 | Nec Corp | Program load system |
| JPS543434A (en) * | 1977-06-09 | 1979-01-11 | Toshiba Corp | Automatic starting method for electronic computer |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63149750A (ja) * | 1986-12-12 | 1988-06-22 | Fujitsu Ltd | イニシャルプログラムロード方法 |
| JPH05736B2 (ja) * | 1986-12-12 | 1993-01-06 | Fujitsu Ltd | |
| JPH0877017A (ja) * | 1994-09-07 | 1996-03-22 | Nec Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS605024B2 (ja) | 情報処理方式 | |
| JPS59168528A (ja) | イニシヤル・プログラム・ロ−ド方式 | |
| JPS6019538B2 (ja) | プログラム書込み方式 | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JP3335728B2 (ja) | プログラマブルコントローラ | |
| JPS6029804A (ja) | プログラム入力装置 | |
| JPS6240736B2 (ja) | ||
| JPS5860361A (ja) | オンラインデバッグ方法 | |
| JPS6041102A (ja) | シ−ケンス制御装置 | |
| JPS62271003A (ja) | プログラマブルコントロ−ラ | |
| JP2767817B2 (ja) | シーケンサの接点の模擬動作方法 | |
| JPS62251832A (ja) | 電子計算機システム | |
| JPS58107906A (ja) | 工程歩進形プログラマブルコントロ−ラ | |
| JPS5822765B2 (ja) | 電子計算機システムにおけるプログラムロ−ド方式 | |
| JPS58221405A (ja) | プログラマブル・コントロ−ラ | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPS6238746B2 (ja) | ||
| JPH01207841A (ja) | 状態履歴記憶装置 | |
| JPS61115147A (ja) | プログラムのパツチ方式 | |
| JPS62159257A (ja) | キヤツシユメモリ制御方式 | |
| JPS6250929A (ja) | 構成情報設定方式 | |
| JPH07175682A (ja) | メモリバンク切換型処理装置のデバッグ方法 | |
| JPS63213034A (ja) | 処理再開制御方式 | |
| JPH02165358A (ja) | 学習機能付きプログラムロード方式 | |
| JPS6033641A (ja) | マイクロプロセツサトラツプ方式 |