JPH01207841A - 状態履歴記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はランダム・アクセス・メモリ　（ＲＡＭ）の
状態履歴記憶装置、特にＲＡＭの複数アドレスのデータ
をその複数の覆歴状態にわたって記憶し、以後プログラ
ムの動作トレースのため、記憶されたデータの読出しを
可能とする状態履歴記憶装置である。

［従来の技術］ 従来この種の状態履歴記憶装置としては装置内に状態情
報記憶部を設け、マイクロプロセッサ（以下、ＣＰＵと
いう）かランダム・アクセス・メモリ（以下ＲＡＭとい
う）に対してデータの書き込みや読み出しを行なう命令
を実行した場合の該当ＲＡＭアドレスデータ及び格納デ
ータを前記状態情報記憶部に逐次記憶するように構成さ
れている。そしてプログラムが実行される過程で障害か
発生したとき、前記状態情報記憶部に格納されている情
報を読み出すことにより障害原因の調査に使用される。

一般に前記状態情報記憶部にＲＡＭに関係するデータを
格納する方法は、最初に状態情報記憶部の記憶内容のリ
セ・ソトを行った後に、ＣＰＵがＲＡＭデータを扱う命
令を実行した順序に従って“０”番地から順次データ格
納番地を増加させて格納するようにしている。

［発明が解決しようとする課題］ 」二記のような従来の状態履歴記憶装置では、ＣＰＵか
ＲＡＭのデータをアクセスした順序に従って、総ての場
合のＲＡＭのアドレスデータ及び格納データを状態情報
記憶部に記憶するようにしている。従ってデータの書き
込み後に、所望のデータを索引して読み出すのが容易で
はない。例えばＲＡＭの１００番地に格納されたデータ
の履歴を逐次チエツクしたいとか、そのとき関連する１
０２番地から１１０番地のデータの履歴も同時に調べた
い等のときに、多量の冗長な情報を含んでいる記憶内容
から必要な情報のみを索引するのは容易ではない。時に
は有効とする情報をも見失うようなことがあるという問
題点があった。

本発明はかかる問題点を解決するためになされたもので
、ＲＡＭについての所要の情報の索引が容易で、また必
要のない場合に冗長な情報の除去も可能であり、さらに
ＲＡＭの複数アドレスの複数状態の情報をも記憶するこ
とができるＲＡＭに関する状態履歴記憶装置を得ること
を目的とする。

［課題を解決するための手段］ この発明に係る状態履歴記憶装置は、ＲＡＭ領域の複数
状態の情報と、該情報を書込んだことを示す情報とを格
納情報として、前記格納情報の書込み及び読出しを行な
う状態情報記憶部と、前記ＲＡＭ領域に情報の書込みを
行なうアドレスを下位アドレスとし、また前記ＲＡＭ領
域の複数の状態を示す情報を上位アドレスとして、前記
格納情報を前記状態情報記憶部に書込む書込み制御と、
さらに前記格納情報のトレースのため、前記下位及び上
位アドレスを選択制御し、前記状態情報記憶部より前記
格納情報を読出す読出し制御とを行なう状態情報書込み
及び読出し制御部とを備えることにより上記問題点を解
決したものである。

［作　用］ −３＝ この発明においては、ＣＰＵが扱うＲＡＭの記憶容量よ
り大容量の状態情報記憶部を設けて、ＣＰＵがＲＡＭに
書込むアドレスを状態情報記憶部への下位アドレスとし
て、ＲＡＭの複数状態を示す情報を上位アドレスとして
、ＣＰＵがＲＡＭに書込むデータに書込み済み信号を付
加して記憶する。その結果ＲＡＭ領域の複数アドレスの
複数状態のデータの書込み及び読出しが可能となる。

［実施例コ 第１図は本発明に係る状態履歴記憶装置のブロック図で
ある。図において１はマイクロプロセッサ（以下ＣＰＵ
という）、２は状態履歴記憶装置、３はランダム・アク
セス・メモリ（以下ＲＡＭという）、４はＣＰＵか実行
するプログラムを格納するプログラム用記憶部、５は２
つの入力信号のいずれか一方を選択して出力するための
切換器、６はバッファで内部にデータ用バッファ７．１
ビットバッファ８、下位番地用バ・ソファ９を含んでい
る。１０は上位番地用カウンタ、１１は状態情報記憶部
、１２は状態情報記憶部１１に対して情報の書込みと読
出しを制御する状態情報書込み・読出し制御部、１３は
状態情報書込み・読出し制御部１２ヘデータを入力させ
るためのキーボード等の操作器及びデータを表示する表
示器を含む操作表示器である。

第１図のブロック図の動作について説明する。

ＣＰＵＩは通常内蔵する命令実行制御部がプログラム用
記憶部４から読出したプログラムを逐次実行（この場合
はエミュレーション）する。このエミュレーションを開
始する前に次のような手順で初期設定を行なう。第１ス
テツプとしては先ず状態情報書込み・読出し制御部１２
は切換器５に切換信号を供給し、それぞれの端子すと端
子Ｃを閉とする。そして状態情報書込み・読出し制御部
１２はデータバッファ６が内蔵する１ビツトバツフア８
に“０”の書込み済み信号を、また上位番地用カウンタ
１０にリセット信号をそれぞれ供給する。従って１ビツ
トバツフア８は０“にセットされ、上位番地用カウンタ
９も“０”にリセットされる。

１ビツトバツフア８を“０”にセットする意味は、ＲＡ
Ｍ３の初期値データを状態情報記憶部１１に書込むとき
に、この１ビツトの書込み済み信号を付加して記憶し、
書込まれたデータが初期値データでありエミュレーショ
ンにより書込まれたデータではないことを示すためであ
る。上位番地用カウンタ１０を“Ｏ”にリセットする意
味は、状態情報記憶部１１は通常スタティックＲＡＭ　
（以下ＳＲＡＭという）で構成され、その記憶容量はＲ
ＡＭ３の２００〜１０００倍程度大きいので、そのアド
レス指定にはＲＡＭ３のアドレスに相当する下位番地の
ほかに上位番地も必要とするからである。次にＲＡＭ３
の初期データを状態情報記憶部１１に格納するため、初
期値の格納を必要とする領域、即ち後でトレースを必要
とする領域を指定する。この領域の指定は操作表示器１
３が内蔵する操作器を用いて、Ａ番地〜Ｂ番地及びＣ番
地〜Ｄ番地のように部分領域でも、ＲＡＭ領域全部（例
えばＯ番地〜ＦＦ番地）を指定することもてきる。即ち
操作表示器１３はデータ格納開始番地とデータ格納停止
番地のデータを状態情報書込み・読出し制御部１２に入
力すればよい。操作表示器１３によるデータ入力に代え
てＣＰＵＩが同様の所要データを状態情報書込み・読出
し制御部１２に入力するようにしてもよい。状態情報書
込み・読出し制御部１２は入力されたデータ格納開始番
地とデータ格納停止番地のデータを基に、ＲＡＭ３に逐
次アドレス信号と読出し制御信号を供給し、ＲＡＭ３か
ら格納を要する初期値データを読出す。状態情報書込み
・読出し制御部１２は読出した初期値データを切換器５
を介してバッファ６に内蔵されるデータ用バッファ７に
、また初期値データを読出したときのアドレスデータを
切換器５を介して下位番地用バッファ９にそれぞれ入力
する。データ用バッファ７からの初期値ＲＡＭデータ、
１ビツトバツフア８からの書込み済信号“０”、下位番
地用バッファ９からの下位アドレス信号、及び上位番地
用カウンタ１０からの上位アドレス信号“０“、がそれ
ぞれ状態情報記憶部１１に入力されると、状態情報書込
み・読出し制御部１２は書込制御信号を状態情報記憶部
１１に供給し、指定されたアドレスにＲＡＭデー夕と書
込み済み信号“０”を書込む。このシーケンスを繰り返
すことによりデータ格納開始番地からデータ格納停止番
地までのＲＡＭ３の初期値データを書込み済み信号と共
に総て状態情報記憶部１１に書込むことかできる。

第２ステツプとしては、状態情報記憶部１１のＲＡＭ３
の初期値データの書込まれた領域以外の領域を“０”に
初期化することである。“０”に初期化することは対象
領域総てに“０“のデータを書込むことである。このた
め状態情報書込み・読出し制御部１２はデータ用バッフ
ァ７に“０″のデータを、下位番地用バッファ９には書
込み番地の下位アドレス信号を、上位番地用カウンタ１
０には必要の場合インクリメント信号をそれぞれ入力し
て、それぞれのデータが設定された後に書込み制御信号
を状態情報記憶部１１に供給する動作を繰り返すことに
よりこの初期化を行なう。

第３ステツプとしては、状態情報書込み・読出し制御部
１２は切換器５に供給していた切換信号を断としてそれ
ぞれの端子ａと端子Ｃを閉とし、また１ビツトバツフア
８に供給していた書込み済み信号を“１”に変更し、さ
らに上位番地用カウンタ１０にリセット信号を供給し該
カウンタの値を“Ｏ”にリセットする。この結果ＣＰＵ
ＩがＲＡＭ３に新規データを書込むときのデータがデー
タバスから切換器５を介してデータ用バッファ７に、こ
のＲＡＭ３に書込んだアドレス信号がアドレスバスから
切換器５を介して下位番地用バッファ９に、ＣＰＵＩか
らのインクリメント信号が上位番地用カウンタ１０に、
ＣＰＵＩがＲＡＭ３にデータ書込みを行うときの書込み
制御信号が状態情報書込み・読出し制御部１２にそれぞ
れ供給されるようになる。

上記ステップ１〜３の初期設定完了後に、エミュレーシ
ョンを開始する。ＣＰＵＩがＲＡＭ３の内容を書き変え
る命令を実行すると、即ちＲＡＭ３にアドレス信号と新
規のデータ及び書込み制御信号を供給すると、この書込
み制御信号は状態情報書込み・読出し制御部１２にも供
給されるので、状態情報書込み・読出し制御部１２は書
込み制御信号を状態情報記憶部ｊ１に供給して、ＲＡＭ
３に供給されたアドレスと同一下位アドレス信号によっ
て、ＲＡＭ３への新規データと書込み済み信号“］”を
状態情報記憶部１１に書込む。この書込み時に上位番地
用カウンタ１０を“Ｏ”のままにして書込むと初期設定
時に格納したＲＡＭ３の初期値データを変更する方法で
書込みが行われる。またこの書込み前にＣＰＵＩかイン
クリメント信号を１個上位番地用カウンタ１０に供給し
て該カウンタの値を“０・Ｏ］“に変更させてから書込
みを行ったとすると、初期設定時の初期値データは保存
され別の領域に書込まれることになる。

第２図は状態情報記憶部の記憶領域図であり、図におい
てＡは上位番地用カウンタ値が“Ｏ“でＲＡＭ３の初期
値データが格納されている領域、Ｂは上位番地用カウン
タ値が“０・・・０１″の領域である。また右端に示さ
れる１ビツトが書込み済み信号であり、“Ｏ”は未書込
み、“１”は既書込みの状態を示している。いまＲＡＭ
３の初期値データは状態情報記憶部１］のＡ領域に保存
し、エミュレーションのときのデータをＢ領域から格納
したとする。次にＢ領域のデータは保存してＲＡＭ３の
内容を書き変えたいときに、ＣＰＵＩはインクリメント
信号を１個上位番地用カウンタ１０に入力し、該カウン
タ値を“０・・・１０”となしＣ領域の指定をする。こ
のようにしてＣＰＵＩはＲＡＭ状態の履歴を保存したい
状態数に応じて記憶領域をＡ、Ｂ、Ｃ・・・と変えてＲ
ＡＭ３の内容と書込み済み信号を記憶できる。

状態情報記憶部１１に対する書込み動作が終了すると、
状態情報書込み・読出し制御部１２は状態情報記憶部１
１に格納されたデータを読出して実行（エミュレーショ
ン）プログラムのトレースを行なうことかできる。即ち
状態情報書込み・読出し制御部１２は切換器５に切換信
号を供給し、それぞれの端子すと端子Ｃを閉となし、下
位アドレス信号を下位番地用バッファ９に、インクリメ
ント信号を上位番地用カウンタ１０に、読出し制御信号
を状態情報記憶部１］に供給することにより、指定した
アドレスに格納されたデータと書込み済み信号を読み出
す。この読み出されたデータは操作表示器１３が内蔵す
る表示器に表示することも、データバスを介してＣＰＵ
Ｉに転送することもてきる。

また読出し領域や番地の指定も操作表示器１３又はＣＰ
ＵＩのいずれからも可能である。このようにして指定さ
れたＲＡＭ領域の内部状態の多数回の履歴を検査するこ
とかできる。例えばある領域のデータかＡ、Ｂ、Ｃの状
態でどのように変化しているとか、指定された領域を全
部使用してプログラムを実行したか等が容易に検査でき
る。即ち指定領域内のある番地の書込み済み信号が“０
″であれば、その番地を使った新しいデータの書込みは
行われなかったことが判る。

本発明の適用例としてＲＡＭ３をＣＰＵの内蔵ＲＡＭと
した場合につき説明する。現在ＣＰＵが内蔵するＲＡＭ
は　１．２８Ｘ　８　（ＬＫ）ビット又は　２５６×８
　（２Ｋ）ビット程度であるが、状態情報記憶部１１と
しては外部の専用ＳＲＡＭが使用できるので、その記憶
容量は２５６に〜ＩＨビット程度である。従って専用Ｓ
ＲＡＭは内蔵ＲＡＭの２００〜１０００倍の記憶−１２
＝ 容量を有する。この比率は今後記憶容量が増大しても余
り変わらないと考えられる。いまある状態の内蔵ＲＡＭ
の全データを専用ＳＲＡＭに書込んで、この書込み領域
を頁と呼ぶと、専用ＳＲＡＭには２００〜１０００頁の
情報が記憶できる。即ち内蔵ＲＡＭの２００〜１０００
個の状態が記憶できることになる。そしてデータは通常
バイト（８ビツト）毎に処理されるので、書込み済みの
信号はデータ８ビツトに対して書込み済みの信号を１ビ
ツト付加すればよい。内蔵ＲＡＭの容量を１２８Ｘ８ビ
ツトとすれば専用ＳＲＡＭには各頁毎に１２８ビツトの
書込み済み信号を記憶する必要がある。また書き込み済
みビットを１ビツトでなく数ビットにすればこのビット
数の範囲で書き換え回数を記憶することができる。状態
情報記憶部１１の記憶容量が小容量の場合にこの手法を
用いれば、最終データと、この最終データか何回書き換
えられたものかが判明する。

［発明の効果］ 以上のようにこの発明によれば、ＣＰＵか扱うＲＡＭの
記憶容量より大容量の状態情報記憶部を設けて、ＣＰＵ
かＲＡＭに書込むアドレスを状態情報記憶部への下位ア
ドレスとして、ＣＰＵがＲＡＭに書込むデータに書込み
済み信号を付加して状態情報記憶部に書込むようにして
、しかもＲＡＭの内部状態か更新される毎に上位アドレ
スをカウントアツプして書込み領域を変更して記憶する
ようにしたので、−度にＲＡＭの複数アドレスのデータ
記憶でき、しかもＲＡＭの状態変化に対応して複数の状
態にわたって順次記憶するようにしたので、その状態履
歴を総て正確にトレースできるという効果か得られてい
る。

しかもＲＡＭデータの格納アドレスと状態情報記４８部
の下位アドレスとは同一であるので、所望のアドレスデ
ータを読み出す時間はきわめて短時間であり、従来のよ
うに所望のデータを索引して読出すのに長時間を要する
という問題点が解決されるという効果をも有する。

【図面の簡単な説明】

第１図は本発明に係る状態履歴記憶装置のプロツク図、
第２図は状態情報記憶部の記憶領域図である。 図において］はＣＰＵ、２は状態履歴記憶装置、３はＲ
ＡＭ、４はプログラム用記憶部、５は切換器、６はバッ
ファ、７はデータ用バッファ、８は１ビツトバツフア、
９は下位番地用バッファ、１０は上位番地用カウンタ、
１１は状態情報記憶部、１２は状態情報書込み・読出し
制御部、１３は操作表示器である。 手続補正書（自発） １．事件の表示 特願昭６３−３１８７２号 ２、発明の名称 状態履歴記憶装置 ３、補正をする者 事件との関係　特許出願人 住　所　　　　東京都港区虎ノ門１丁目７番１２号名　
称　　　　（０２９）沖電気工業株式会社代表者　小杉
信光 ４、代理人 住　所　　　　東京都港区芝浦４丁目１０番３号５、補
正の対象 明細書の「発明の詳細な説明」の欄及び図面。 ６、補正の内容 （１）明細書第５頁第８行の「データの書込み及び読出
しが」を「データの記憶が」と補正する。 （２）図面の第２図を別紙補正図面の通り補正する。 以上 巨ユ 補正図面 状態悄粗記・１舒の記・浚領稙図 第２図 ２６６一

Claims (1)

1. 【特許請求の範囲】 ランダム・アクセス・メモリが記憶する情報の状態履歴
   を記憶する状態履歴記憶装置において、前記ランダム・
   アクセス・メモリ領域の複数状態の情報と、該情報を書
   込んだことを示す情報とを格納情報とし、前記格納情報
   の書込み及び読出しを行なう状態情報記憶部と、 前記ランダム・アクセス・メモリ領域に情報の書込みを
   行なうアドレスを下位アドレスとし、また前記ランダム
   ・アクセス・メモリ領域の複数の状態を示す情報を上位
   アドレスとして、前記格納情報を前記状態情報記憶部に
   書込む書込み制御と、さらに前記格納情報のトレースの
   ため、前記下位アドレス及び上位アドレスを選択制御し
   、前記状態情報記憶部より前記格納情報を読出す読出し
   制御とを行なう状態情報書込み及び読出し制御部とを備
   えたことを特徴とする状態履歴記憶装置。