JPH0261719A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH0261719A JPH0261719A JP21341088A JP21341088A JPH0261719A JP H0261719 A JPH0261719 A JP H0261719A JP 21341088 A JP21341088 A JP 21341088A JP 21341088 A JP21341088 A JP 21341088A JP H0261719 A JPH0261719 A JP H0261719A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame buffer
- address
- signal
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims abstract description 42
- 230000004044 response Effects 0.000 claims description 4
- 238000012937 correction Methods 0.000 abstract description 4
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Image Input (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、パーソナルコンピュータなどで用いられる
記憶装置に関する。 ［従来の技術］ パーソナルコンピュータなどのコンピュータシステムで
は、画像情報は一旦フレームバッファに蓄えられて、そ
の画像がＣＲＴなどのデイスプレー装置に表示される。 すなわち、フレームバッファに蓄えられた情報がデイス
プレー装置の表示走査方式に応じて読み出されて表示さ
れる。このフレームバッファの内容の読み害き・修正は
直接にはＣＰＵ （中央演算装置） 、ＤＭＡ （ダイ
レクトメモリアクセス）コントローラまたはＣＲＴコン
トローラ等が行なう。 コンピュータグラフィックスの分野に属する通常のアプ
リケーションプログラムでは、画像をデイスプレー装置
の画面上に表示して修正・加工を行なう場合、まずフロ
ッピディスクやハードディスクなどに格納されていた画
像情報を一旦フレームバッファに書き込み、その内容を
画面上に表示した上で、キーボード、マウス等を操作す
ることにより画面上の画像を変更できるようにしたもの
が多い。これは、あたかもその画面上で消去・加筆・訂
正を行なうことができるかのように操作できるようにし
て、操作者が確認しながら作業を進めることができるよ
うにし、操作性を高めるようにしているのである。この
場合、キーボード、マウス等の操作に応じてＣＰＵ、Ｄ
ＭＡコントローラまたはＣＲＴコントローラ等がフレー
ムバッファの内容を変更するので、修正結果が直ちに表
示される。
記憶装置に関する。 ［従来の技術］ パーソナルコンピュータなどのコンピュータシステムで
は、画像情報は一旦フレームバッファに蓄えられて、そ
の画像がＣＲＴなどのデイスプレー装置に表示される。 すなわち、フレームバッファに蓄えられた情報がデイス
プレー装置の表示走査方式に応じて読み出されて表示さ
れる。このフレームバッファの内容の読み害き・修正は
直接にはＣＰＵ （中央演算装置） 、ＤＭＡ （ダイ
レクトメモリアクセス）コントローラまたはＣＲＴコン
トローラ等が行なう。 コンピュータグラフィックスの分野に属する通常のアプ
リケーションプログラムでは、画像をデイスプレー装置
の画面上に表示して修正・加工を行なう場合、まずフロ
ッピディスクやハードディスクなどに格納されていた画
像情報を一旦フレームバッファに書き込み、その内容を
画面上に表示した上で、キーボード、マウス等を操作す
ることにより画面上の画像を変更できるようにしたもの
が多い。これは、あたかもその画面上で消去・加筆・訂
正を行なうことができるかのように操作できるようにし
て、操作者が確認しながら作業を進めることができるよ
うにし、操作性を高めるようにしているのである。この
場合、キーボード、マウス等の操作に応じてＣＰＵ、Ｄ
ＭＡコントローラまたはＣＲＴコントローラ等がフレー
ムバッファの内容を変更するので、修正結果が直ちに表
示される。
しかしながら、このように画像情報をフレームバッファ
に一旦蓄え、これを表示してその画像に操作を加える場
合、間違って修正したときなど元の画像を復元して表示
したいときには、フレームバッファの内容を全部消去し
た後、フロッピディスクやハードディスクなどから読み
出した、全画面の画像情報を、再びこのフレームバッフ
ァの全部に書き込む必要がある。 そのため、画面の一部の修正を行なっただけ、つまりフ
レームバッファの一部を変更しただけでも、復元するに
はフレームバッファの全部を書き換えなければならず、
時間がかかるという問題があった。 （課題を解決するための手段］ 上記目的を達成するため、この発明による記憶装置にお
いては、フレームバッファのＸ座標アドレス信号の上位
ビットとＹ座標アドレス信号の上位ビットとを入力する
アドレス入力手段と、フレームバッファへのデータの書
き込み信号に応じて所定のデータを入力するデータ入力
手段と、データの読み出し信号に応じて該データを出力
するデータ出力手段とを備える。
に一旦蓄え、これを表示してその画像に操作を加える場
合、間違って修正したときなど元の画像を復元して表示
したいときには、フレームバッファの内容を全部消去し
た後、フロッピディスクやハードディスクなどから読み
出した、全画面の画像情報を、再びこのフレームバッフ
ァの全部に書き込む必要がある。 そのため、画面の一部の修正を行なっただけ、つまりフ
レームバッファの一部を変更しただけでも、復元するに
はフレームバッファの全部を書き換えなければならず、
時間がかかるという問題があった。 （課題を解決するための手段］ 上記目的を達成するため、この発明による記憶装置にお
いては、フレームバッファのＸ座標アドレス信号の上位
ビットとＹ座標アドレス信号の上位ビットとを入力する
アドレス入力手段と、フレームバッファへのデータの書
き込み信号に応じて所定のデータを入力するデータ入力
手段と、データの読み出し信号に応じて該データを出力
するデータ出力手段とを備える。
ＣＰＵ、ＤＭＡコントローラまたはＣＲＴコントローラ
等がフレームバッファをアクセスし、指定したアドレス
にデータを書き込むと、本発明の記憶装置には、そのと
きのＸ座標アドレス信号の上位ビットとＹ座標アドレス
信号の上位ビットと書き込み信号とが送られることによ
り、このアドレス信号の上位ビットにより指定されたア
ドレスに所定のデータが書き込まれる。 ここで、Ｘ座標アドレスの上位ビットとＹ座標アドレス
の上位ビットによってアドレスされる領域は、複数の画
素が集合したブロックであるがら、このブロックに属す
る１画素でも変更された場合に、そのブロックに関して
所定のデータが記憶されることになる。換言すると、表
示画面の全領域を、複数の画素ごとに多数のブロックに
分割しておき、画像が修正されであるブロック内の画素
の変更が行なわれたときにそのブロックで修正があった
ことのデータの記憶がなされる。 このブロックごとに修正があったことを示すデータは、
読み出し信号とアドレス信号とを与えることにより読み
出されるため、画像復元するときに、たとえばすべての
ブロックに関してこのデータを順次読み出せば、どのブ
ロックで修正が行なわれたかが分かる。したがって、修
正されたブロックについてのみ、フレームバッファの内
容を修復すればよく、従来のようにフレームバッファの
全部を書き換える必要がなくなり、画像の復元スピード
が早くなる。
等がフレームバッファをアクセスし、指定したアドレス
にデータを書き込むと、本発明の記憶装置には、そのと
きのＸ座標アドレス信号の上位ビットとＹ座標アドレス
信号の上位ビットと書き込み信号とが送られることによ
り、このアドレス信号の上位ビットにより指定されたア
ドレスに所定のデータが書き込まれる。 ここで、Ｘ座標アドレスの上位ビットとＹ座標アドレス
の上位ビットによってアドレスされる領域は、複数の画
素が集合したブロックであるがら、このブロックに属す
る１画素でも変更された場合に、そのブロックに関して
所定のデータが記憶されることになる。換言すると、表
示画面の全領域を、複数の画素ごとに多数のブロックに
分割しておき、画像が修正されであるブロック内の画素
の変更が行なわれたときにそのブロックで修正があった
ことのデータの記憶がなされる。 このブロックごとに修正があったことを示すデータは、
読み出し信号とアドレス信号とを与えることにより読み
出されるため、画像復元するときに、たとえばすべての
ブロックに関してこのデータを順次読み出せば、どのブ
ロックで修正が行なわれたかが分かる。したがって、修
正されたブロックについてのみ、フレームバッファの内
容を修復すればよく、従来のようにフレームバッファの
全部を書き換える必要がなくなり、画像の復元スピード
が早くなる。
つぎにこの発明の一実施例について図面を参照しながら
説明する。第１図において、フレームバッファ１はＸ座
標アドレス入力端子とＹ座標アドレス入力端子とを有し
、これらはアドレスバスに接続されている。また、デー
タバスに接続されるデータ入出力端子を有するとともに
、書き込み信号を入力するデータラ、イ１へ端子及び読
み出し信号を入力するデータリード端子も備える。この
フレームバッファ１では、Ｘ座標アドレス信号とＹ座標
アドレス信号とが与えられてアドレス指定された状態で
、書き込み信号あるいは読み出し信号が与えられると、
そのアドレスにデータが書き込まれ、あるいはそのアド
レスからのデータの読み出しが行なわれる。 他方、モディファイビットメモリ２は、フレームバッフ
ァ１のＸアドレス信号の上位ビットが入力されるＸ座標
アドレス入力端子と、フレームバッファ１のＹアドレス
信号の上位ビットが入力されるＹ座標アドレス入力端子
と、データ入力端子と、データ出力端子と、データライ
ト端子と、データリード端子と、クリア端子とを鑞える
。フレームバッファ１に送るべき書き込み信号が、この
モディファイビットメモリ２のデータライト端子にも入
力されるようになっており、この書き込み信号の入力に
よって所定の信号、この例では１ビットの論理”１”の
信号がデータ入力端子を経て書き込まれる。読み出し信
号が入力されたときこの論理”１”のデータがデータバ
スに出力される。 クリア信号が与えられたときは全部の内容がクリアされ
る。 ここで、デイスプレー画面が第２図のように多数の画素
３で構成され、その画素３の各々がＸ座標アドレスとＹ
座標アドレスとによって指定できるとする。フレームバ
ッファ１のアドレスはこの画素３のアドレスに対応して
いる。換言すると、フレームバッファ１の各アドレスに
は画素３の各々の画像データが格納されるようになって
いる。 そして、この画素３に対応するアドレスが、Ｘ座標アド
レス信号の全ビット及びＹ座標アドレス信号の全ビット
により指定される。 モディファイビットメモリ２では、フレームバッファ１
のＸ座標アドレス信号の上位ビット及びＹ座標アドレス
信号の上位ビットによりアドレス指定される。たとえば
、下位の３ビツトを除いた上位のビットによりアドレス
指定するものとすると、８×８の画素３よりなる領域ご
とのアドレス・指定ということになり、第２図のブロッ
ク４ごとのアドレス指定が行なわれたことになる。 画像の修正が行なわれる場合、ＣＰＵ、ＤＭＡコントロ
ーラまたはＣＲＴコントローラ等からフレームバッファ
１にアドレス信号及び書き込み信号が送られるとともに
、データが送られるが、これらアドレス信号（上位ピッ
Ｉ−）及び書き込み信号は同時にモディファイビットメ
モリ２にも送られ、 １′°のデータの書き込みが行な
われる。すなわち、第２図で示すブロック４に属する多
数の画素３の１つでも変更が行なわれると、そのブロッ
ク４に関してモディファイビットの記憶がなされること
になる。 画像の修正の後、元の画像を復元する場合は、モディフ
ァイビットメモリ２に読み出し信号を送ってモディファ
イビットを読み出す。このとき、たとえばＸ座標アドレ
ス信号の上位ビットとＹ座標アドレス信号の上位ビット
とを順次歩進させていけば、ブロック４に関するモディ
ファイビットが端から順々に読み出され、どのブロック
４の変更があったかが分かる。フレームバッファ１には
このときは読み出し信号を与えず、フレームバッファ１
からの読み出しは行なわない。こうして全ブロック４に
関してモディファイピットの読み出しが終了したとき、
クリア信号を送ってこのモディファイビットメモリ２の
全内容をクリアする。 各ブロック４に関するモディファイピットは、ＣＰＵに
取り込まれ、変更のあったブロック４に属する画素３に
ついて元の画像データのフレームバッファ１への書き込
みが行なわれる。変更のなかったブロック４については
このような書き換え操作は行なわれないので、変更のあ
ったブロック４のみの復元で全画像の復元ができること
になり、スピードアップが図れる。 なお、上記ではクリア信号を送ってモディファイビット
メモリ２の内容をクリアするようにしているが、モディ
ファイピットの読み出しを行なったとき、その読み出さ
れたアドレスのビットがクリアされるように構成するこ
ともできる。モディファイビットは各ブロック４につい
て変更があったかなかったかを示すだけのものであるか
ら、上記のように１ビツトで足りるが、１ビットのデー
タだけに限られるわけではない。 また、このモディファイビットメモリ２の実装にあたっ
ては、フレームバッファ１と同一基板に実装することも
できるし、別の基板に実装してもよい。 さらに、上記では、デイスプレー画面に直接対応し、そ
の内容がそのままデイスプレー画面の各画素の内容とな
るフレームバッファ１に関連してモディファイビットの
記憶を行なっているが、このような、表示に直結するフ
レームバッファ１だけでなく、表示に直結してはいない
が画像データの保存に用いるフレームバッファ（疑似フ
レームバッファとも呼ばれる）についてもその内容が変
更されたことをブロックごとに記憶するよう適用するこ
とも可能である。
説明する。第１図において、フレームバッファ１はＸ座
標アドレス入力端子とＹ座標アドレス入力端子とを有し
、これらはアドレスバスに接続されている。また、デー
タバスに接続されるデータ入出力端子を有するとともに
、書き込み信号を入力するデータラ、イ１へ端子及び読
み出し信号を入力するデータリード端子も備える。この
フレームバッファ１では、Ｘ座標アドレス信号とＹ座標
アドレス信号とが与えられてアドレス指定された状態で
、書き込み信号あるいは読み出し信号が与えられると、
そのアドレスにデータが書き込まれ、あるいはそのアド
レスからのデータの読み出しが行なわれる。 他方、モディファイビットメモリ２は、フレームバッフ
ァ１のＸアドレス信号の上位ビットが入力されるＸ座標
アドレス入力端子と、フレームバッファ１のＹアドレス
信号の上位ビットが入力されるＹ座標アドレス入力端子
と、データ入力端子と、データ出力端子と、データライ
ト端子と、データリード端子と、クリア端子とを鑞える
。フレームバッファ１に送るべき書き込み信号が、この
モディファイビットメモリ２のデータライト端子にも入
力されるようになっており、この書き込み信号の入力に
よって所定の信号、この例では１ビットの論理”１”の
信号がデータ入力端子を経て書き込まれる。読み出し信
号が入力されたときこの論理”１”のデータがデータバ
スに出力される。 クリア信号が与えられたときは全部の内容がクリアされ
る。 ここで、デイスプレー画面が第２図のように多数の画素
３で構成され、その画素３の各々がＸ座標アドレスとＹ
座標アドレスとによって指定できるとする。フレームバ
ッファ１のアドレスはこの画素３のアドレスに対応して
いる。換言すると、フレームバッファ１の各アドレスに
は画素３の各々の画像データが格納されるようになって
いる。 そして、この画素３に対応するアドレスが、Ｘ座標アド
レス信号の全ビット及びＹ座標アドレス信号の全ビット
により指定される。 モディファイビットメモリ２では、フレームバッファ１
のＸ座標アドレス信号の上位ビット及びＹ座標アドレス
信号の上位ビットによりアドレス指定される。たとえば
、下位の３ビツトを除いた上位のビットによりアドレス
指定するものとすると、８×８の画素３よりなる領域ご
とのアドレス・指定ということになり、第２図のブロッ
ク４ごとのアドレス指定が行なわれたことになる。 画像の修正が行なわれる場合、ＣＰＵ、ＤＭＡコントロ
ーラまたはＣＲＴコントローラ等からフレームバッファ
１にアドレス信号及び書き込み信号が送られるとともに
、データが送られるが、これらアドレス信号（上位ピッ
Ｉ−）及び書き込み信号は同時にモディファイビットメ
モリ２にも送られ、 １′°のデータの書き込みが行な
われる。すなわち、第２図で示すブロック４に属する多
数の画素３の１つでも変更が行なわれると、そのブロッ
ク４に関してモディファイビットの記憶がなされること
になる。 画像の修正の後、元の画像を復元する場合は、モディフ
ァイビットメモリ２に読み出し信号を送ってモディファ
イビットを読み出す。このとき、たとえばＸ座標アドレ
ス信号の上位ビットとＹ座標アドレス信号の上位ビット
とを順次歩進させていけば、ブロック４に関するモディ
ファイビットが端から順々に読み出され、どのブロック
４の変更があったかが分かる。フレームバッファ１には
このときは読み出し信号を与えず、フレームバッファ１
からの読み出しは行なわない。こうして全ブロック４に
関してモディファイピットの読み出しが終了したとき、
クリア信号を送ってこのモディファイビットメモリ２の
全内容をクリアする。 各ブロック４に関するモディファイピットは、ＣＰＵに
取り込まれ、変更のあったブロック４に属する画素３に
ついて元の画像データのフレームバッファ１への書き込
みが行なわれる。変更のなかったブロック４については
このような書き換え操作は行なわれないので、変更のあ
ったブロック４のみの復元で全画像の復元ができること
になり、スピードアップが図れる。 なお、上記ではクリア信号を送ってモディファイビット
メモリ２の内容をクリアするようにしているが、モディ
ファイピットの読み出しを行なったとき、その読み出さ
れたアドレスのビットがクリアされるように構成するこ
ともできる。モディファイビットは各ブロック４につい
て変更があったかなかったかを示すだけのものであるか
ら、上記のように１ビツトで足りるが、１ビットのデー
タだけに限られるわけではない。 また、このモディファイビットメモリ２の実装にあたっ
ては、フレームバッファ１と同一基板に実装することも
できるし、別の基板に実装してもよい。 さらに、上記では、デイスプレー画面に直接対応し、そ
の内容がそのままデイスプレー画面の各画素の内容とな
るフレームバッファ１に関連してモディファイビットの
記憶を行なっているが、このような、表示に直結するフ
レームバッファ１だけでなく、表示に直結してはいない
が画像データの保存に用いるフレームバッファ（疑似フ
レームバッファとも呼ばれる）についてもその内容が変
更されたことをブロックごとに記憶するよう適用するこ
とも可能である。
この発明の記憶装置によれば、デイスプレー画面を複数
のブロックに分割したときのその複数のブロックごとに
フレームバッファのアクセスが行なわれたことを記憶し
ているため、たとえば元の画像を復元するときにアクセ
スの行なわれたブロックについてのみフレームバッファ
の内容を書き換えればよく、最小限の書き換え操作だけ
で済みスピードアップが図れる。すなわち、フレームバ
ッファの書き換えについて効率的な操作が可能となる。
のブロックに分割したときのその複数のブロックごとに
フレームバッファのアクセスが行なわれたことを記憶し
ているため、たとえば元の画像を復元するときにアクセ
スの行なわれたブロックについてのみフレームバッファ
の内容を書き換えればよく、最小限の書き換え操作だけ
で済みスピードアップが図れる。すなわち、フレームバ
ッファの書き換えについて効率的な操作が可能となる。
第１図はこの発明の一実施例のブロック図、第２図は表
示画面の一部の拡大図である。 １・・・フレームバッファ、２・・・モディファイビッ
トメモリ、３・・・画素、４・・・ブロック。
示画面の一部の拡大図である。 １・・・フレームバッファ、２・・・モディファイビッ
トメモリ、３・・・画素、４・・・ブロック。
Claims (1)
- （１）フレームバッファのＸ座標アドレス信号の上位ビ
ットとＹ座標アドレス信号の上位ビットとを入力するア
ドレス入力手段と、フレームバッファへのデータの書き
込み信号に応じて所定のデータを入力するデータ入力手
段と、データの読み出し信号に応じて該データを出力す
るデータ出力手段とからなる記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21341088A JPH0261719A (ja) | 1988-08-27 | 1988-08-27 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21341088A JPH0261719A (ja) | 1988-08-27 | 1988-08-27 | 記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0261719A true JPH0261719A (ja) | 1990-03-01 |
| JPH0550013B2 JPH0550013B2 (ja) | 1993-07-27 |
Family
ID=16638768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21341088A Granted JPH0261719A (ja) | 1988-08-27 | 1988-08-27 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0261719A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993017380A1 (en) * | 1992-02-25 | 1993-09-02 | Citizen Watch Co., Ltd. | Liquid crystal display device |
| US5675363A (en) * | 1993-04-13 | 1997-10-07 | Hitachi Denshi Kabushiki Kaisha | Method and equipment for controlling display of image data according to random-scan system |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854440A (ja) * | 1981-09-28 | 1983-03-31 | Omron Tateisi Electronics Co | 表示装置における表示画面変更装置 |
| JPS5987562A (ja) * | 1982-11-11 | 1984-05-21 | Mitsubishi Electric Corp | デバツグ装置 |
| JPS59121545A (ja) * | 1982-12-28 | 1984-07-13 | Fujitsu Ltd | アドレストラツプ方式 |
| JPS59229651A (ja) * | 1983-06-10 | 1984-12-24 | Hitachi Ltd | システム開発装置 |
| JPS6041378A (ja) * | 1984-07-10 | 1985-03-05 | Matsushita Electric Ind Co Ltd | テレビジヨン信号処理装置 |
| JPS61153696A (ja) * | 1984-12-27 | 1986-07-12 | 株式会社東芝 | 画像メモリ制御装置 |
| JPS62134686A (ja) * | 1985-12-09 | 1987-06-17 | 松下電器産業株式会社 | 表示装置 |
| JPS62285158A (ja) * | 1986-06-03 | 1987-12-11 | Fujitsu Ltd | 画像メモリのアドレス変換方式 |
| JPS63126959U (ja) * | 1987-02-10 | 1988-08-19 |
-
1988
- 1988-08-27 JP JP21341088A patent/JPH0261719A/ja active Granted
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854440A (ja) * | 1981-09-28 | 1983-03-31 | Omron Tateisi Electronics Co | 表示装置における表示画面変更装置 |
| JPS5987562A (ja) * | 1982-11-11 | 1984-05-21 | Mitsubishi Electric Corp | デバツグ装置 |
| JPS59121545A (ja) * | 1982-12-28 | 1984-07-13 | Fujitsu Ltd | アドレストラツプ方式 |
| JPS59229651A (ja) * | 1983-06-10 | 1984-12-24 | Hitachi Ltd | システム開発装置 |
| JPS6041378A (ja) * | 1984-07-10 | 1985-03-05 | Matsushita Electric Ind Co Ltd | テレビジヨン信号処理装置 |
| JPS61153696A (ja) * | 1984-12-27 | 1986-07-12 | 株式会社東芝 | 画像メモリ制御装置 |
| JPS62134686A (ja) * | 1985-12-09 | 1987-06-17 | 松下電器産業株式会社 | 表示装置 |
| JPS62285158A (ja) * | 1986-06-03 | 1987-12-11 | Fujitsu Ltd | 画像メモリのアドレス変換方式 |
| JPS63126959U (ja) * | 1987-02-10 | 1988-08-19 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993017380A1 (en) * | 1992-02-25 | 1993-09-02 | Citizen Watch Co., Ltd. | Liquid crystal display device |
| US5864336A (en) * | 1992-02-25 | 1999-01-26 | Citizen Watch Co., Ltd. | Liquid crystal display device |
| US5675363A (en) * | 1993-04-13 | 1997-10-07 | Hitachi Denshi Kabushiki Kaisha | Method and equipment for controlling display of image data according to random-scan system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0550013B2 (ja) | 1993-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6088996A (ja) | 多重デ−タウインドウ表示システム | |
| JPS63200230A (ja) | グラフィック表示アダプタ | |
| JPH0355832B2 (ja) | ||
| JPS61252590A (ja) | 表示装置 | |
| JPS6365953B2 (ja) | ||
| US4988985A (en) | Method and apparatus for a self-clearing copy mode in a frame-buffer memory | |
| JPH0261719A (ja) | 記憶装置 | |
| JPS6267632A (ja) | コンピュータ表示装置 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| KR960002974B1 (ko) | Z버퍼 메모리를 사용한 윈도우(window)확장장치 | |
| US6972770B1 (en) | Method and apparatus for performing raster operations in a data processing system | |
| JPS62145442A (ja) | メモリのアクセス制御装置 | |
| KR950000540B1 (ko) | 윈도우 생성방법 및 장치 | |
| JP2000029788A (ja) | キャッシュメモリシステム及びそれに用いるキャッシュ制御方法並びにその制御プログラムを記録した記録媒体 | |
| JP2829051B2 (ja) | 文字表示方式 | |
| JPS62108285A (ja) | 文書作成装置のレイアウト表示方式 | |
| JPH0120514B2 (ja) | ||
| JP3014749B2 (ja) | 画像メモリ装置 | |
| JP2621983B2 (ja) | キャラクタ表示画面スクロール制御装置 | |
| JPH0528771A (ja) | メモリ素子 | |
| JPS63142390A (ja) | 表示装置 | |
| JPS6139092A (ja) | 表示装置 | |
| Qing et al. | A TV graphics demonstration system design using FPGA | |
| JPS63206878A (ja) | イメ−ジ処理装置 | |
| JPH05189581A (ja) | 図形データの書込装置 |