JPS63200230A - グラフィック表示アダプタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は情報表示システムに関し、さらに具体的には上
位コンピュータからの情報を高解像度グラフィック表示
モニタ上に効率的に表示させるように適合させる手段に
関する。

Ｂ、従来技術 現在、上位コンピュータから図形（グラフィ、ツク）入
カデ呻夕を取り出し、出力高解像度画素データとしてグ
ラフィック表示モニタに供給するためのグラフィック表
示アダプタの従来技術が多数ある。

たとえば、１８Ｍ５０８５グラフイ・ツク・プロセッサ
は、一連のグラフィ・ツク順序として上位コンピュータ
から転送されたデータを、高解像度グラフィック表示モ
ニタ上に表示するための画素データに変換する。１８Ｍ
５０８５グラフイ・ツク・プロセッサは、ｒＩＢＭ５０
８０グラフィック・システム解説書ＪＩＢＭ出版物ＧＡ
２３−２０１２−０に記載されている。１８Ｍ５０８５
グラフイ・ツク・プロセッサは、付加プロセッサを用い
て、上位コンピュータと、グラフィック・プロセッサ、
および作図器、キーボード、グラフィック・タブレット
、エバリュエータなどグラフィック・プロセッサに接続
可能な周辺装置との間の通信を制御する。

ＩＢＭ５０８５グラフィック・プロセッサは、本発明に
よる図形（グラフィ、ツク）表示アダプタのように、デ
ィジタル信号処理装置、先入れ先出し型命令バッファ、
ゲート・アレイ画素処理装置を備えていない。

さらに、フォレイ（Ｆｏｔｅｙ）およびヴアン・ダム（
Ｖａｎ　Ｄａｍ）著「対話式グラフィックスの基礎（Ｆ
ｕｎｄａｍｅｎｔａｌｓ　ｏｆ　Ｉｎｔｅｒａｃｔｉｖ
ｅ　Ｇｒａｐｈｉｃｓ）　Ｊ　ｓへｄｄｉｓｏｎ　１Ｊ
ｅｓｌｅｙ　Ｃｏｍｐａｎｙ＋　　１９８２年刊、１９
８４年、第２版の３章と１０章には、当技術分野で周知
のグラフィック・プロセッサが記載されている。

しかし、同書に記載されている表示アダプタのどのアー
キテクチャも、本発明に従って記載されたグラフィック
・アダプタのアーキテクチャを示唆していない。

Ｃ０開示の概要 本発明の目的は、上位コンピュータから出力されたデー
タを、グラフィック表示アダプタによって、効率的に高
解像度表示モニタ上に表示できるようにすることである
。このアダプタは、アダプタ資源を管理し座標変換を制
御するディジタル信号処理装置（第１プロセッサ）、デ
ィジタル信号′処理装置への命令を記憶する第１部分と
表示される情報を表わすデータを記憶する第２部分とに
分割されたシステム記憶装置、グラフィック表示アダプ
タと上位フンピユータの間の非同期の並列（オーバーラ
ツプ）通信を可能にして、システムの動作を速くする先
入れ先出し型入力バッファ、ベクトルを描き、モニタ上
に表示される領域を操作する画素処理装置、ビット・マ
ップ式フレーム・バッファ、適切なカラー信号を高解像
度グラフィック表示モニタに供給する、ビット・マップ
式フレーム・バッファの出力端に接続されたカラー・パ
レット、および表示モニタの画面上でカーソルの表示を
制御するハードウェア・カーソル制御回路を含んでいる
。

したがって、高解像度グラフィック表示モニタに画素形
式でグラフィック・データを表示するグラフィック表示
アダプタは、次のものを含む。アダプタ資源を管理し座
標変換を制御するディジタル信号処理装置（第１プロセ
ッサ）、ディジタル信号処理装置への命令を記憶する第
１部分と表示される情報を表わすデータを記憶する第２
部分に分割されたシステム記憶装置、グラフィック表示
アダプタと上位コンピュータとの間の非同期の並列通信
を可能にしてシステムの動作を速くする先入れ先出し聖
人カバッファ、ベクトルを描きモニタ上に表示される領
域を操作する画素処理装置、ビット・マップ式フレーム
・バッファ、適切なカラー信号を高解像度グラフィック
・モニタに供給する、ビット・マップ式フレーム・バッ
ファの出力端に接続されたカラー・パレット、および表
示モニタの画面上でのカーソルの表示を制御するハード
ウェア・カーソル制御回路である。

Ｄ、実施例 グラフィック・アダプタを備えたグラフィック・ワーク
ステーションとパーソナル・コンピュータの速度と容量
が増加するにつれて、高解像度知能表示アダプタの需要
も増大する。以前は専用グラフィック表示端末をもつメ
イン・フレーム・コンピュータに限られていた大型グラ
フィック・アプリケーションを、ワークステーションの
この増大した能力を使って独立型システムに移行させる
ことができる。本発明は、こうした高性能独立型グラフ
ィック・ワークステーションで使用できる、またはメイ
ン・フレーム上位コンピュータと一緒に使用できるグラ
フィック表示アダプタに関するものである。

ここで第２図を参照しながら、本発明が最もよく利用で
きる環境について説明する。

第２図中、上位コンピュータ１０は、大型遠隔メイン・
フレーム・コンピュータでもよく、また本発明によるグ
ラフィック表示アダプタと同じ機械環境内に取り付けら
れたプロセッサでもよい。

上位コンピュータ１０は通信バス１２によってグラフィ
ック表示アダプタ１００に作動可能に接続できる。グラ
フィック命令およびグラフィック・データは、バス１２
を介して上位コンピュータ１０から表示アダプタ１００
に送られる。以下により詳しく説明する表示アダプタ１
００は、上位コンピュータ１０から受は取ったグラフィ
ック命令とグラフィック・データを処理して、高解像度
モニタ２０に表示するための画素データを供給する。

表示アダプタ１００の出力は、画像信号情報をモニタ２
０に運ぶ信号線２２によってモニタ２０に伝えられる。

通常、表示アダプタ１００は、ＩＫＸＩＫ画素の解像度
をサポートし、４にのカラーのパレットから同時に２５
６色をサポートする。

次に第１図を参照しながら、グラフィック表示アダプタ
１００の構造をより詳しく説明する。ディジタル信号処
理、装置１０２は、表示アダプタ１００の資源を管理し
、必要に応じて座標変換を行なう。ディジタル信号処理
装置１０２は、市販のディジタル信号処理装置集積回路
（たとえば、１ＭＳ３２０３０）によって実現できる。

グラフィック命令とグラフィック・データは、上位入出
力バス１２を介して送られ、命令記憶域１０６とデータ
記憶域１０８を備えたシステム記憶装置１０４に記憶さ
れる。システム記憶装置１０４の各部分１０６と１０８
は、表示アダプタの効率的な動作にとって十分なデータ
記憶容量または命令記憶容量をもつ。システムの動作の
効率と速度を増大し、上位コンピュータとアダプタの通
信による時間の浪費を回避するために、先入れ先出しバ
ッファ（ＦＩＦＯ）１１０を使用し、それをバス１２と
ディジタル信号処理装置１０２に接続し、かつ上位コン
ピュータ１０から受は取ったグラフィック命令とグラフ
ィック・データを一時的に記憶するシステム記憶装置１
０４に接続する。先入れ先出し聖人カバッファエ１０は
市販の集積回路（たとえば、ＩＤＴ７２０２）によって
実施できる。先入れ先出し聖人カバッファ１１０は、入
出力バス１２から受は取った情報を先入れ先出し方式で
記憶するためのＩＫの１６ビツト・ワードを含み、上位
コンピュータと表示アダプタのインターフェースでの並
列動作を可能にする。プログラマブル読取り専用メモリ
（ＦＲＯＭ）１１２は、システムの初期プログラム・ロ
ードをもたらす。具体的には、プログラマブル読取り専
用メモリ１１２は１６にバイトの１６ビツト・ワードを
含む。より大きな初期プログラム・ロード記憶装置が必
要な場合は、もちろんプログラマブル読取り専用メモリ
１１２のサイズを拡張することが可能である。

画素処理装置（第２プロセッサ）１１４は、ビット・マ
ップ式メモリ１１６を更新する際にディジタル信号処理
装置１０２を援助する一組のカスタム・ゲート・アレイ
を含む。画素処理装置１１４は、ベクトル生成機能とビ
ット・マップ式フレーム・バッファ１１６内でビット・
ブロック操作（ＢＩＴＢＬＴ）機能を実行する。

画素処理装置１１４の出力端は、ビット・マップ式フレ
ーム・バッファ１１６に接続されている。

このバッファ１１６は、ＩＫＸＩＫ個の画素それぞれの
８ビツトの情報を記憶する容量をもち、これらの画素は
次いでグラフィック表示モニタ（図示せず）上の対応す
る画素位置にマツプされる。

すなわち、それぞれ最高２５６種の異なる特性をもつ１
００万以上の画素がビット・マップ式フレーム・バッフ
ァ１１６に記憶される。

ビット・マップ式フレーム・バッファ１１６の１つまた
は複数の平面（プレーン）が、特定の機能に使用できる
。たとえば、ビット・マップ１１８中で利用できる８つ
のプレーンの中の１プレーンはオーバーレイ・プレーン
と呼ばれ、プログラマブルな速度で強調または明滅をも
たらすためにカラーパレット１１８と一緒に使われる。

明滅が使用可能になると、このプレーン内に１ビツトを
有するどの画素もプログラマブルな明滅速度で明滅する
。強調が使用可能になると、オーバーレイ・プレーン内
の１ビツトが通常のカラー・パレット処理装置を無効に
して、その代りに３項目オーバーレイ・カラー・パレッ
トから１つの色を用いる。

ビット・マップの８つのオーバーレイ用プレーンの１つ
を使用すると利用できるカラーの数が半分に減少するこ
とに留意されたい。すなわち、オーバーレイ・プレーン
が強調または明滅に使用されている場合、カラーのうち
の半分しか選択できない。

カラー・パレット１１８は、４０９６色の全パレットか
ら２５６色を選択できる。カラー・パレットはビット・
マップ式バッファ１１６からの出力で動作し、線２２上
を介してカラー信号を表示モニタ（図示せず）に供給す
る。カラー・パレット１１８はたとえば、Ｂｒｏｏｋｔ
ｒｅｅ社から市販されている集積回路ＢＴ４５１によっ
て実施できる。

ハードウェア・カーソル制御回路１２０は、全画面十字
線または６４ビツト×６４ビツトのユーザ・プログラマ
ブル・カーソルあるいはその両方をもたらす。ハードウ
ェア・カーソル制御回路１２０は、ディジタル信号処理
装置１０２からの入力としてＸおよびＹ座標位置データ
を受は取る。

これらのデータはハードウェア・カーソル制御回路１２
０内の内部カーソルＸ、Ｙレジスタに記憶されている。

ハードウェア・カーソル制御回路１２０の出力は、カラ
ー・パレット１−１８上のオーバーレイ出力に供給され
る。

ハードウェア・カーソル回路１２０は、たとえば、Ｂｒ
ｏｏｋｔｒｅｅ社から市販されている集積回路ＢＴ４３
１によって実施できる。

ｌ立 上位システム１０内の（上位）システム・プロセッサは
２つの方法のどちらか一方で表示モニタ２０上のイメー
ジを制御できる。

第１に、グラフィック命令とグラフィック・データを含
むコマンドがディジタル信号処理装置１０２に渡され、
ディジタル信号処理装置１０２にその表示を更新させる
。システム・プロセッサは、これらのコマンドをディジ
タル信号処理装置１０２が実行するように共用記憶域に
入力することができ、またそのコマンドを順次実行され
るように先入れ先出し聖人カバッファ１１０にロードす
ることもできる。

第２に、システム・プロセッサはディジタル信号処理装
置１０２を使用禁止にして、画素処理装置１１４によっ
て直接ビット・マップ１１６にアクセスすることにより
、表示モニタ２０上に表示された情報を制御することが
できる。

好ましい実施例の動作は、上記の第１のグラフィック・
データ処理方式を対象としている。すなわち、グラフィ
ック命令とグラフィック・データを上位コンピュータ１
０からディジタル信号処理装置１０２に送るものである
。

好ましい実施例によるグラフィック表示アダブ夕は、上
位フンピユータ１０への主インターフェースとしてディ
ジタル信号処理装置１０２を使用する。好ましい実施例
では、ディジタル信号処理装置１０２は、毎秒５００万
命令を実行する能力をもつＴＭＳ３２０２０集積回路に
よって実施できる。ディジタル信号処理装置１０２は上
位コンピュータ１０、または以下のいずれかの条件で割
込みを生成する画素プロセッサ１１４からの割込みを処
理することができる。

（１）タスク完了 （２）ピック・ウィンドー人力 （３）垂直再追跡開始 ディジタル信号処理装置１０２は、また、たとえば、表
示更新相互間の時間間隔を制御するのに使用できるタイ
マも含んでいる。

好ましい実施例では、表示アダプタ１００はディジタル
信号処理装置１０２が命令スペースとして使用するため
にＲＡＭの１２８Ｋを提供する。システム記憶装置１０
４の一部である命令記憶域１．０６はページ方式で動作
するので、同じページ上に位置するワード（すなわち、
上位８アドレス・ビットが同じワード）へのアクセスに
ディジタル信号処理装置１０２が待機する必要はない。

新しいページにあるワードへのアクセスではある待機状
態が生じる。すなわち、しばしば実行されるプログラム
・コードを単一ページ上に配置すれば、最高の実行速度
がもたらされる。命令記憶域１０６は２重（デュアル）
ポート式であり、上位コンピュータ１０とディジタル信
号処理装置１０２とが同時にその記憶域にアクセスでき
る。

システム記憶装置１０４は、命令記憶域１０６に加えて
、データ記憶域１０８も含み、−このデータ記憶域１０
８は典型的には、ディジタル信号処理装置１０２がデー
タ記憶域として使用するためにＲＡＭの２５６にバイト
を提、供する。データ記憶域１０８も命令記憶域１０６
と同様にゲージ方式で動作するので、同じページに配置
されたワードへのアクセスにディジタル信号処理装置１
０２が待機する必要はない。

好ましい実施例のディジタル信号処理装置１０２のデー
タ・アドレス指定能力は、６４にワードに限られている
が、バンク・スイッチ機構を設けてアドレス空間を拡張
することができる。バンク・スペースを用いると８４に
ワードを越えるデータ記憶域への十分なアクセスが可能
になる。ここで説明する実施例では、６４にバイトのバ
ンク４個で合計２５６にバイトのデータ記憶域を実現す
るように実施されている。しかし、アドレス論理および
アーキテクチャを用いて偶数のより多くの数のバンクに
拡張できるので、より大きなデータ・メモリが利用でき
る。

命令記憶域と同様に、データ記憶装置１０８も２重ポー
ト式になっているので、上位コンピュータ１０とディジ
タル信号処理装置１０２は同時にそれにアクセスできる
。

このようにアクセスが容易なために、データ記憶域１０
８は上位コンピュータ１０とディジタル信号処理装置１
０２の間の主要な通信路として働くことができる。

先入れ先出し型人力バッファ１１０は、情報が必要なと
きにディジタル信号処理装置１０２が順次アクセスする
上位コンピュータ１０からの命令とデータを受は取り、
一時的に記憶するのに使用される。先入れ先出し型人力
バッファ１１０は３つのフラグを有する。空きフラグ、
半゛充填フラグおよび充填フラグである。これらのフラ
グを上位コンピュータｌＯが読み取って、先入れ先出し
型人力バッファ１１０にもっと多くの情報を書き込める
余地があるかどうか判定する。この３つのフラグに加え
て、先入れ先出し型人力バッファ１１Ｏは関連する３つ
の割込みを有する。半充填割込み、半空き割込みおよび
バッファあふれ割込みである。最初の２つは、フラグを
ポーリングしないで先入れ先出し型人力バッファ１１０
への書込みの歩調合わせに使用でき、最後の割込みは通
常誤り状態と考えられる。ディジタル信号処理装置１０
２も先入れ先出し型人力バッファ１１０のフラグを読み
取って、もっと情報を先入れ先出し型人力バッファ１１
０から読み取るべきかどうか判定することができる。

画素処理装置１１４ 画素処理装置１１４の動作を次に説明する。線を描く場
合、画素処理装置１１４に、線の端点を画素処理装置に
よって計算さ、れたＢｒｅｓｅｎｈａｍパラメータと共
に与えて、線に沿って画素を生成することができ、また
は線の端点をＢｒｅｓｅｎｈａｍ増分式線作図アルゴリ
ズムに必要なパラメータと共に与えることができる。後
者の場合は、ベクトル・ラスター変換をより確実に制御
でき、幅広線など特殊な場合に使用できる。さらに、線
の色および形に関する属性は、画素処理装置１１４によ
って直接サポートされる。線は論理動作によって置換゛
モードで引くこともでき、線モードで引くこともできる
。

ビット・ブロック転送も画素処理装置１１４によって実
行できる。ビット・ブロック転送にはプロセッサの最小
の介入で行なえるものもあり、プロセッサからの介入が
より多く必要なものもある。

ビット・ブロック転送は水平または垂直方向の内部ルー
プで実行できる。文字列のイメージをビット・マップ式
フレーム・バッファ１１６に転送するときは垂直方向が
特に有用である。さらに、画素処理装置１１４は、色拡
張を伴なうビット・ブロック転送を実行する能力をもつ
。色拡張は、各活動ビットが既知の色の画素を表わし、
ゼロが透明を表わす（すなわちフレーム・バッファがそ
の画素位置では変更されない）というデータ取出し過程
として定義される。このモードでは、データの各ワード
が画面メモリの２画素ではなく１６６画素表わすので、
性能上有利である。色拡張を使用すると、転送中のブロ
ックを４つの可能な９０度ごとの方向のうちのどの方向
でも回転させることができる。

線作図とビット・ブロック転送の両方の動作中、画素処
理装置１１４は、作図中の対象物を所定の切取りウィン
ドーになるように切り取ることができる。その切取りウ
ィンドーは、画素処理装置１１４に定義された長方形と
することができ、その場合は、切取りが使用可能になっ
ている間、線またはビット・ブロック転送のうちその長
方形内の部分だけがフレーム・バッファ１１６に書き込
まれる。線またはビット・ブロック転送の切取りウィン
ドーの外部に現れた部分は廃棄される。また、画素処理
装置１１４はピック・ウィンドーを備えている。ピック
・ウィンドーは画素処理装置に定義することができ、そ
れが使用可能なとき、ウィンドー内のビット・マップ式
フレーム・バッファ１１６へのどのアクセスによっても
ディジタル信号処理装置１０２への割込みが起こる。デ
ィジタル信号処理装置１０２は対象物を作図し、対象物
のいずれかの部分が指定されたウィンドー内に含まれる
、作図中の対象物を識別するのに使用できる。

ビットマツプ式フレーム・バッファ１１６ビツト・マツ
プ式フレーム・バッファ１１６は、１メガバイトの画像
ランダム・アクセス・メモリから成る。ビット・マップ
は１．１画素につき８バイトをもつＩＫＸＩＫ画素のイ
メージとして画面上に表示される。画素処理装置１１４
はディジタル信号処理装置１０２とビット・マップ式フ
レーム・バッファ１１６の間のインターフェースとして
曇く。画素処理装置１１４内に配置されたビットがいく
つ設定されるかに応じて、ビット・マップ式フレーム・
バッファ１１６は２つの水平隣接画素または４つの水平
隣接半画素として読み取られる。半画素は画素の上半分
または下半分として定義される。半画素は同じ方法で書
き込むことができ、また４Ｘ４個の画素を書き込むこと
ができる。すべてのアドレス指定モードで、ビット・マ
ップは画素アドレス可能である。すなわち、画素処理装
置１１４のＸおよびＹアドレス・レジスタが、アドレス
されている画素を示すのに使用される。

使用するアドレス方式（２画素、４半画素または４×４
画素の書き込み）に応じて、アドレスされた画素は、ア
クセスされたビット・マップの領域のどちらかの端部ま
たは任意のかどにくる。この決定は８ビツト・レジスタ
によって行なわれる。

ビット・マップ式フレーム・バッファ１１６からの画素
データは、８ビツト表示としてカラー・パレット１１８
に送られる。カラー・パレット１１８は表示モニタ上に
作図される各画素の８ビット表示を適切な色および他の
属性信号に変換し、それらの信号が、次に、信号線２２
を介してモニタ２０に送られる。

【図面の簡単な説明】

第１図は本発明の好ましい実施例によるグラフィック表
示アダプタの構成図、 第２図は本発明によるグラフィック表示アダプタを使用
するシステム全体を示す簡単な構成図である。 １０・・・・上位コンピュータ、２０・・・・グラフィ
ック表示モニタ、１００・・・・グラフィック表示アダ
プタ、１０２・・・・ディジタル信号処理装置（第１プ
ロセッサ）、１０４・・・・システム記憶装置、１０６
・・・・命令記憶域、１０８・・・・データ記憶域、１
１０・・・・先入れ先出し聖人カバッファ、１１２・・
・・プログラマブル読取り専用メモリ、１１４・・・・
画素処理装置（第２プロセッサ）、１１６・・・・ビッ
ト・マップ式フレーム・バッファ、１１８・・・・カラ
ー・パレット、１２０・・・・ハードウェア・カニツル
制御回路。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　岡　　１）　次　　生（外１名） 上位コレヒ・ニーク ツ１０ 笛２図

Claims (6)

【特許請求の範囲】
1. （１）高解像度図形表示モニタに画素形式で図形データ
   を表示させるためのグラフィック表示アダプタであって
   、 アダプタ資源を管理するとともに座標変換を制御するた
   めの第１プロセッサと、 命令および表示すべき情報を表示するデータを記憶する
   ためのシステム記憶装置と、 図形処理システムと上位コンピュータとの間の非同期の
   並列通信を行なわせるための先入れ先出し型の入力バッ
   ファと、 ベクトルを描くとともに前記表示モニタ上に表示すべき
   領域を操作するための第２プロセッサと、表示すべきデ
   ータのビット・マップを記憶するための、前記第２プロ
   セッサに接続されたフレーム・バッファと、 前記表示モニタに適切なカラー信号を与えるための、前
   記フレーム・バッファの出力に接続されたカラー・パレ
   ットと、 前記表示モニタ上のカーソルの表示を制御するためのカ
   ーソル制御回路と、 を有するグラフィック表示アダプタ。
2. （２）前記第１プロセッサが、上位コンピュータまたは
   前記第２プロセッサからの割込みを操作する能力を備え
   たディジタル信号プロセッサである第（１）項記載のグ
   ラフィック表示アダプタ。
3. （３）前記システム記憶装置の第１部分が、システム実
   行速度を上げるために、頻繁に実行されるプログラム・
   コード・ループが共通のメモリ・ページに記憶されるよ
   うに構成されている第（１）項記載のグラフィック表示
   アダプタ。
4. （４）前記システム記憶装置の第２部分が、前記上位コ
   ンピュータおよび前記第１プロセッサによる同時アクセ
   スを行なわせるための二重ポートを有する第（１）項記
   載のグラフィック表示アダプタ。
5. （５）前記入力バッファが、更なるデータ転送の可能性
   を決定するための前記上位コンピュータによる問合せが
   行なわれる複数のフラグ・ビットを有する第（１）項記
   載のグラフィック表示アダプタ。
6. （６）前記システム記憶装置が、 前記第１プロセッサ用の命令を記憶するための第１部分
   と、 表示すべき情報を表わすデータを記憶するための第２部
   分と、 を有する第（１）項記載のグラフィック表示アダプタ。