JP3431925B2 - 画像表示制御装置及びその方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像表示制御装置及びそ
の方法に関し、例えばビデオカメラ、スキャナ等から得
られる画像情報と、ＣＰＵ等によって描かれる文字、図
形等の描画情報を画面上に表示できる画像表示制御装置
及びその方法に関するものである。

【０００２】

【従来の技術】従来、この種の表示制御装置は図４に示
す如く構成されている。図４において、２１はスキャナ
或は画像ファイル等から出力される画像情報を示し、例
えばＲＳ２３２Ｃ，ＲＳ４２２，ＧＰＩＢ，ＳＣＳＩ等
のインターフェイス部２２を介して入力され、バッファ
メモリ２３に記憶される。このバッファメモリ２３に記
憶された画像データは、ＣＰＵ２４によつてＣＰＵ内の
内部レジスタに一旦蓄えられた後、表示メモリ２５に書
き込まれる。ここで、表示部２６の表示画面上に表示さ
れる各画素の座標と、表示メモリ２５に記憶された各画
素のアドレス値とは、１対１に対応付けられている。従
って、画像データの各画素を表示メモリ２５のどのアド
レスに書き込むかによって、画像信号２１を表示部２６
の表示画面の任意の位置に表示することができる。それ
ゆえ、ＣＰＵ２４は表示すべき画像の各画素の表示部２
６の表示画面位置に基づいて表示メモリ２５における各
画素の書き込みアドレスを算出し、その算出したアドレ
スに対応する各画素の画像データを書き込むように動作
している。

【０００３】また、ＣＰＵ２４は、画像信号２１以外
に、文字や図形データ等を表示メモリ２５に書き込むこ
とができる。このようにして、表示メモリ２５上で画像
情報と文字や図形等の描画情報とを合成することがで
き、こうして合成された画像情報は読出し制御回路２７
の制御の基に読出されて表示部２６上に表示される。

【０００４】図５は、他の従来例の画像表示制御装置の
構成を示すブロック図である。図５において、３１はビ
デオカメラ或はＶＴＲ等から出力される映像信号を示
し、この映像信号は同期分離部３２に入力されてクロッ
ク信号と水平同期信号及び画像信号とに分離される。水
平書込みカウンタ３３及び垂直書込みカウンタ３４は、
同期分離部３２より出力される画像データを画像メモリ
３５に書込むためのアドレスを発生するカウンタで、水
平書込みカウンタ３３は水平同期信号によって所望の値
にプリセットされ、クロック信号をカウントして水平方
向のアドレスを出力している。一方、垂直書込みカウン
タ３４は、垂直同期信号により所望の値にプリセットさ
れ、水平同期信号をカウントして垂直方向のアドレスを
出力している。一方、画像信号はＡ／Ｄ変換器３６によ
りデジタル信号に変換された後、クロック信号に同期し
て水平書込みカウンタ３３及び垂直書込みカウンタ３４
によって指定される画像メモリ３５のアドレスに書込ま
れる。

【０００５】また、３８は表示部４１に表示される文字
や図形等の描画データが書込まれている表示メモリを示
し、これらの描画情報はＣＰＵ３７の制御の下に表示メ
モリ３８に書込まれている。こうして、画像メモリ３５
に書込まれた画像データと、表示メモリ３８に書込まれ
た描画データは、垂直読出しカウンタ３９及び水平読出
しカウンタ４２によって出力される表示メモリ３８のア
ドレスより読出され、合成器４０によって合成されて表
示部４１の表示画面上に表示される。

【０００６】

【発明が解決しようとする課題】しかしながら上述従来
例においては、以下のような欠点があつた。

【０００７】即ち、上述第１の従来例においては、イン
ターフェイス部２２を介してバッファメモリ２３に記憶
された画像データは、ＣＰＵ２４によって表示メモリ２
５の所定のアドレスに転送されるように動作する。この
ＣＰＵ２４によるデータ転送には、ＣＰＵ２４内部での
命令のフェッチ、命令のデコード等のオーバヘッド時間
が多くなるため、バッファメモリ２３より表示メモリ２
５にデータを転送する処理が遅くなる。このため、同じ
画像のフレーム期間内に、そのフレーム中の全画素デー
タを表示メモリ２５に転送することができなくなり、例
えば動画像等の表示ができなくなるという問題があっ
た。

【０００８】また、前述第２の従来例においては、画像
データの各画素の情報を書込む画像メモリ３５のアドレ
スが、水平書込みカウンタ３３及び垂直書込みカウンタ
３４によって発生されるため、これらアドレスは、各カ
ウンタ３３，３４の桁数に依存する。従って、水平書込
みカウンタ３３や垂直書込みカウンタ３４の桁数よりも
大きな水平或は垂直方向の画素数を有する画像を、この
画像メモリ３５に書込むことができなくなる。

【０００９】一般に、スキャナ等から得られる静止画像
は、ＶＴＲ等より得られる動画像よりも水平、垂直方向
の画素数が多いため、前述第２の従来例においては、Ｖ
ＴＲ用に構成された画像表示装置では、スキャナ等から
入力される静止画像等を表示できない虞れがあった。

【００１０】本発明は上記従来例に鑑みてなされたもの
で、表示画素に対応するアドレスに、その表示画素に表
示される画像情報の領域のアドレスを記憶しておき、表
示に同期して、その表示画素に対応するアドレスから画
像情報の領域のアドレスを読み出して、そのアドレスで
アドレスされる領域から画像情報を読み出して表示する
画像表示制御装置及びその方法を提供することを目的と
する。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に本発明の画像表示制御装置は以下のような構成を備え
る。即ち、複数の異なる画像情報を入力して、各画像情
報を表示できる画像表示制御装置であって、入力された
各画像情報をそれぞれ異なる領域に記憶する画像記憶手
段と、前記画像情報のそれぞれを表示可能な表示手段
と、前記表示手段のそれぞれの表示画素に対応するアド
レスに、前記表示手段に表示される描画情報又は前記表
示画素に表示される前記画像記憶手段に記憶されている
画像情報の領域のアドレス情報及び当該表示画素に対応
するアドレスに記憶されている情報が描画情報であるか
画像情報であるかを特定する特定情報を記憶する記憶手
段と、前記表示手段への表示に同期して前記記憶手段の
表示画素に対応するアドレスから前記描画情報又は前記
アドレス情報及び前記特定情報を読み出す読出し手段
と、 前記読出し手段により読み出した前記特定情報が画
像情報を示す場合は、当該読み出したアドレス情報でア
ドレスされる前記画像記憶手段の領域から画像情報を読
み出して前記表示手段に表示し、前記読出し手段により
読み出した前記特定情報が描画情報を示す場合は、当該
読み出した描画情報を前記表示手段に表示する表示制御
手段と、を有することを特徴とする。上記目的を達成す
るために本発明の画像表示制御方法は以下のような工程
を備える。即ち、複数の異なる画像情報を入力して、各
画像情報を表示手段に表示できる画像表示制御方法であ
って、入力された各画像情報を第１メモリのそれぞれ異
なる領域に記憶し、前記表示手段のそれぞれの表示画素
に対応する第２メモリのアドレスに、前記表示手段に表
示される描画情報又は前記表示画素に表示される前記第
１メモリに記憶されている画像情報の領域のアドレス情
報及び当該表示画素に対応するアドレスに記憶されてい
る情報が描画情報であるか画像情報であるかを特定する
特定情報を記憶し、前記表示手段への表示に同期して前
記第２メモリの表示画素に対応するアドレスから前記描
画情報又は前記アドレス情報及び前記特定情報を読み出
し、前記読み出した前記特定情報が画像情報を示す場合
は、当該読み出したアドレス情報でアドレスされる前記
第１メモリの領域から画像情報を読み出して前記表示手
段に表示し、前記読み出した前記特定情報が描画情報を
示す場合は、当該読み出した描画情報を前記表示手段に
表示することを特徴とする。

【００１２】

【作用】以上の構成において、入力された各画像情報を
画像記憶手段の異なる領域に記憶し、記憶手段の表示画
素に対応するアドレスには、表示される描画情報又はそ
の表示画素に表示される画像記憶手段に記憶されている
画像情報の領域のアドレス情報及び当該表示画素に対応
するアドレスに記憶されている情報が描画情報であるか
画像情報であるかを特定する特定情報を記憶しておき、
表示に同期して記憶手段の表示画素に対応するアドレス
から描画情報又はアドレス情報及び特定情報を読み出
し、その読み出した特定情報が画像情報を示す場合は、
その読み出したアドレス情報でアドレスされる画像記憶
手段の領域から画像情報を読み出して表示し、その読み
出した特定情報が描画情報を示す場合は、その読み出し
た描画情報を表示手段に表示する様に動作する。

【００１３】

【実施例】以下、添付図面を参照して本発明の好適な実
施例を詳細に説明する。 ＜画像表示装置の説明 （図１）＞図１は本発明の一実
施例の画像表示装置の概略構成を示すブロック図であ
る。図において、１０１はスキャナ等から入力される静
止画像信号を示し、１０２はＲＳ２３２Ｃ，ＲＳ４２
２，ＳＣＳＩ等のインターフェイス部であり、入力静止
画像信号１０１から画素単位のクロック信号を抽出する
機能及び静止画像信号１０１がシリアルに入力される場
合、画素単位にパラレル信号に変換する機能等を有して
いる。１０３はＶＴＲ等から入力される動画像信号を示
している。１０４はＲＳ２３２Ｃ，ＲＳ４２２，ＳＣＳ
Ｉ等のインターフェイス部で、動画像信号１０３から所
望のクロック信号及び垂直同期信号を抽出するととも
に、このクロック信号により動画像のサンプリング及び
量子化を行う機能等を有している。

【００１４】１０５及び１０６はセレクタで、セレクタ
１０５はインターフェイス部１０２及びインターフェイ
ス部１０４より出力されるクロック信号をＣＰＵ１１１
からの制御信号により選択的に切換えてカウンタ１０７
に出力している。同じく、セレクタ１０６であり、ＣＰ
Ｕ１１１からの制御信号により、インターフェイス部１
０２及びインターフェイス部１０４から出力される画像
信号を選択的に切換えて画像メモリ１０８に出力してい
る。１０７はカウンタで、インターフェイス部１０２よ
り出力されるクロック信号をカウントして、画像メモリ
１０８へ書込んだ画素数を計数することにより、次に画
素データが書込まれる画像メモリ１０８の書込みアドレ
スを更新して出力している。１０８は外部より入力され
た画像情報を記憶する画像メモリである。１０９は表示
メモリ１１２に記憶されている情報に基づいて表示を行
う表示部である。

【００１５】１１１はＣＰＵであり、キーボード１１３
から入力される指示に従って静止画像信号１０１又は動
画像信号１０３の画像メモリ１０８への書込みを制御す
るとともに、画像メモリ１０８に書込んだ画像情報の各
画素が、表示部１０９において表示されるべき座標に対
応した表示メモリ１１２のアドレス内に、これら画素の
画像メモリ１０８におけるアドレス値を演算して書込ん
でいる。

【００１６】さらに、ＣＰＵ１１１は、文字図形等の描
画情報を表示メモリ１１２に書込んでいる。この表示メ
モリ１１２は、表示部１０９に表示される各画素ごとに
ワード単位で、表示すべき情報が対応付けられており、
各ワードに格納されている情報が、画像情報か描画情報
であるかを示す識別情報であるフラグを有している。１
１０はセレクタで、上述のフラグに従って表示メモリ１
１２からの出力信号の接続先を、画像メモリ１０８又は
表示部１０９に切換えている。１１２は前述した表示メ
モリである。１１３はキーボードであり、入力すべき画
像情報の選択及び表示部１０９上における表示座標及び
入力画像情報の水平、垂直方向の画素数等を入力するこ
とができる。

【００１７】１１４は読出し制御部であり、表示部１０
９に各種同期信号を出力するとともに、これら同期信号
に同期して表示メモリ１１２に記憶されている情報を読
出して表示部１０９に画像を表示する。

【００１８】以下に、入力画像情報の水平画素数をＸ
_S 、垂直画素数をＹ_S 、入力画像の任意の画素Ｐの座標
を（ｘ_S ，ｙ_S ）とする。また表示部１０９に表示可能
な水平方向の画素数をＸ_d 、垂直方向の画素数をＹ_d 、
画素Ｐを表示すべき表示部１０９上の座標を（ｘ_d ，ｙ
_d ）とし、図１を参照しながら、本実施例の動作につい
て説明する。

【００１９】キーボード１１３から入力画像情報の水平
及び垂直画素数と、表示部１０９上の表示位置、さらに
は入力画像情報が静止画像信号１０１あるいは動画像信
号１０３であるかを区別するための情報が入力される。

【００２０】入力される画像情報が動画像信号であった
場合、ＣＰＵ１１１はセレクタ１０５及びセレクタ１０
６に対してインターフェイス部１０４からの入力を出力
するように制御する。更に、カウンタ１０７を“０”に
プリセットする。動画像信号１０３は、インターフェイ
ス部１０４によって、クロック信号及び垂直同期信号及
び画像信号に分離される。このクロック信号は、セレク
タ１０５を経由してカウンタ１０７に入力される。一
方、動画像信号１０３より分離された画像信号はセレク
タ１０６を経由して、カウンタ１０７から出力される画
像メモリ１０８の書込みアドレスにクロック信号に同期
して書込まれる。

【００２１】こうして画像メモリ１０８への書込みが終
了した後、カウンタ１０７は、クロック信号によってイ
ンクリメントされる。このようにして、動画像信号１０
３の１フレームが順次画像メモリの“０”番地から（Ｘ
_S ・Ｙ_S −１）番地までに書込まれる。１フレームの書
込みが終了すると、インターフェイス部１０４から出力
される垂直同期信号によって、カウンタ１０７は再び
“０”にプリセットされ、動画像信号１０３の次のフレ
ームが画像メモリ１０８に上書きされる。

【００２２】一方、ＣＰＵ１１１は、表示部１０９に画
像データを表示すべき座標に対応した表示メモリ１１２
のワードに、表示すべき画素データが記憶されている画
像メモリ１０８のアドレス値を書込む。例えば、前述の
画素Ｐ（ｘ_S ，ｙ_S ）の画素データを格納している画像
メモリ１０８のアドレスは、｛Ｘ_S ・（ｙ_S −１）＋ｘ
_S −１｝であり、この画素Ｐを表示すべき表示部１０９
上の座標（ｘ_d ，ｙ_d ）に対応した表示メモリ１１２上
のアドレスは、｛Ｘ_d （ｙ_d −１）＋ｘ_d −１｝であ
る。

【００２３】図６は、Ｘ_S ，Ｙ_S で示された入力画像情
報の画像領域を示す図で、画素Ｐの座標値が（ｘ_S ，ｙ
_S ）で示されている。図７は、この画像情報を記憶した
画像メモリ１０８の内容を示す図で、この画像メモリ１
０８のアドレス“０”より図６に示す画像情報が記憶さ
れており、画素Ｐに対応する画素データは、画像メモリ
１０８のアドレス｛Ｘ_S ・（ｙ_S −１）＋ｘ_S −１｝に
記憶されている。

【００２４】図８は表示部１０９の表示画面上に、この
画像情報が表示された状態を示す図で、前述の画素Ｐが
表示部１０９上の座標（ｘ_ｄ，ｙ_ｄ）に表示されてい
る。図９は、このときの表示メモリ１１２の内容を示し
た図で、表示メモリ１１２のアドレス｛Ｘ_ｄ（ｙ_ｄ−
１）＋ｘ_ｄ−１｝のワードに、その画素Ｐが格納されて
いる画像メモリ１０８のアドレス｛Ｘ_ｓ（ｙ_ｓ−１）＋
ｘ_ｓ−１｝が書込まれている。また、これと同時に、表
示メモリ１１２のそのアドレスのフラグ領域に、画像情
報であることを示すフラグ情報がセットされている。こ
のようなデータの書込みは、ＣＰＵ１１１の制御により
行われる。

【００２５】次に、こうして表示メモリ１１２に書込ま
れたデータを基に画像メモリ１０８の内容を表示する動
作を説明する。読出し制御部１４から表示部１０９に各
種同期信号が出力され、これら同期信号に同期して表示
メモリ１１２がワード単位で順次読出される。これら読
出された各ワードのフラグ情報は、セレクタ１１０の切
換えに使用されている。即ち、フラグが描画情報にセツ
トされている場合は、セレクタ１１０は表示メモリ１１
２からの出力を表示部１０９に出力する。これにより表
示部１０９に出力された描画情報は、表示部１０９の画
面上に表示される。

【００２６】一方、表示メモリ１１２から読出されたワ
ードのフラグ情報が画像情報にセットされていると、セ
レクタ１１０は表示メモリ１１２から読出した情報を画
像メモリ１０８のアドレスラインに出力する。この時、
画像メモリ１０８のアドレスラインに出力される内容
は、図９に示したように、表示部１０９に表示される座
標に対応した表示メモリ１１２のアドレスの内容、即
ち、その画素データを記憶している画像メモリ１０８の
アドレスである。このため、画像メモリ１０８からは、
表示部１０９に表示される画素データが読出されて表示
部１０９に出力され表示される。

【００２７】このようにして、動画像信号１０３として
画像メモリ１０８上に書込まれる画像情報は、フレーム
単位で高速に書き換えられる。しかし、表示部１０９上
に動画像信号を表示する位置を変更しないかぎり、表示
メモリ１１２の内容を変更する必要はなく、また、表示
メモリ１１２の内容を変更するだけで、動画像信号１０
３を表示部１０９の所望の表示位置に表示することがで
きる。

【００２８】これにより、動画を表示したいときは、各
フレーム毎にカウンタ１０７のプリセット値を変更し
て、画像メモリ１０８に順次画像情報を書込むように
し、各フレームの表示タイミングに同期して、表示メモ
リ１１２に記憶されている、その画像情報の各画素の表
示アドレスに対応したアドレスの内容（画像メモリ１０
８のアドレス）を更新するだけで、順次フレーム毎に表
示する画像情報を切換えて動画として表示することがで
きる。

【００２９】次に、キーボード１１３から静止画像信号
１０１の入力が指示されると、ＣＰＵ１１１はセレクタ
１０５および、セレクタ１０６に対して、インターフェ
イス部１０２からの入力を選択して出力させる。さら
に、カウンタ１０７を“０”にプリセットする。静止画
像信号１０１は、インターフェイス部１０２によって画
素単位にパラレル信号に変換されると同時に、画素単位
でクロック信号が抽出される。しかる後、前述動画像信
号１０３の場合と同様にして画像メモリ１０８に画像情
報が書込まれる。こうして入力された静止画像信号１０
１の全画素の書込みが終了すると、画像メモリ１０８へ
の書込みは終了する。

【００３０】ＣＰＵ１１１は、動画像信号１０３の場合
と同様に、表示部１０９の画面上の表示すべき座標の指
示入力と、入力静止画像１０１の水平及び垂直画素数に
応じて、表示メモリ１１２に書込みを行う。こうして画
像メモリ１０８に書込まれた静止画像情報１０１は、動
画像信号１０３の場合と同じく、読出し制御部１１４か
らの信号によって順次読出され、表示部１０９上に表示
される。

【００３１】＜他の実施例 （図２）＞図２は本発明の
他の実施例の画像表示装置の概略構成を示すブロック図
で、前述実施例において、セレクタ１１０より画像メモ
リ１０８に出力されるアドレス値に対して、アドレス変
換器１１５を付加した場合を示している。尚、図示しな
い他の部分の構成は、前述実施例と同一である。

【００３２】図３は、表示部１０９に表示される画像情
報を画像情報Ａと画像情報Ｂとの間で切換えて表示する
例を示した図で、以下このような画像表示制御を行う処
理を説明する。

【００３３】アドレス変換器１１５は、ＣＰＵ１１１に
よって与えられる加算アドレスＡ０を、セレクタ１１０
から出入されるアドレス値Ａ１に加算して、その加算し
たアドレスを画像メモリ１０８のアドレスとして出力し
ている。図２において、前述したように、画像メモリ１
０８のアドレス値０より画像情報Ａが書込まれる場合、
ＣＰＵ１１１はアドレス変換器１１５の加算アドレスを
０にセットし、前述実施例と同じく表示部１０９の表示
画面上の画像情報Ａの座標に対応した表示メモリ１１２
のアドレス内に、画像メモリ１０８における、その画像
情報Ａの各画素のアドレス値を書込む。

【００３４】次に、この画像情報Ａと水平画素数及び垂
直画素数がともに等しい画像情報Ｂを、画像メモリ１０
８のアドレス“Ｑ０”より書込む。但し、この“Ｑ０”
という値は、画像情報Ａの全画素数に等しいか、又はそ
れよりも大きい数値である。ここで画像情報Ｂを表示す
るためには、ＣＰＵ１１１は表示メモリ１１２の内容を
変更することなく、アドレス変換器１１５に設定する加
算アドレス値を“Ｑ０”にセットすることにより、アド
レス変換器１１５によりセレクタ１１０よりのアドレス
値Ａ１に“Ｑ０”が加算されて出力される。

【００３５】このアドレス変換器１１５からの出力され
るアドレス値（Ａ１＋Ｑ０）により、画像メモリ１０８
から画像情報Ｂが読出され、画像情報Ａの代りに画像情
報Ｂが表示部１０９の画面上の所定位置に表示される。
このようにして、アドレス変換器１１５の加算アドレス
に“０”又は“Ｑ０”を設定するだけで、表示部１０９
に表示する画像を、画像情報Ａ又は画像情報Ｂとの間で
切換えて選択・表示することができる。

【００３６】これにより、例えば画像メモリ１０８の異
なる２つの領域にフレーム単位に入力される画像情報を
交互に記憶しておき、アドレス加算器１１５の設定値を
交互に切換えることにより、これら２つの画像を交互に
表示部１０９に表示することができる。ここで、これら
２つの領域に格納される画像情報を、例えばフレーム単
位に入力される動画情報とすると、動画情報の各フレー
ム毎にアドレス加算器１１５の値を変更することによ
り、表示画像を切換えて動画情報を高速に表示すること
ができる。

【００３７】本実施例に用いるアドレス変換器１１５と
しては、上述例以外にもルックアップテーブルを用いた
構成等も可能である。

【００３８】以上説明したように本実施例によれば、入
力画像の動画、静止画区分や水平、垂直画素の数などに
制限されることなく、表示部上に文字、図形等と合成し
て簡便に表示できる効果がある。

【００３９】

【発明の効果】以上説明したように本発明によれば、表
示画素に対応するアドレスに、表示される描画情報又は
その表示画素に表示される画像情報の領域のアドレス情
報及び当該アドレスに記憶されている情報が描画情報で
あるかアドレス情報であるかを特定する特定情報を記憶
しておき、表示に同期して、その表示画素に対応するア
ドレスから画像情報又はアドレス情報及び特定情報を読
み出し、その読み出した特定情報がアドレス情報を示す
場合は、その読み出したアドレス情報でアドレスされる
領域から画像情報を読み出して表示し、その読み出した
特定情報が描画情報を示す場合は、その読み出した描画
情報を表示手段に表示するので、簡単に画像を切り換え
て表示できるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の画像表示装置の概略構成を
示すブロック図である。

【図２】図１に示した実施例の画像表示装置にアドレス
変換器を付加した他の実施例の画像表示装置の概略構成
を示すブロック図である。

【図３】他の実施例のアドレス変換器を用いた表示画面
の変化例を示す図である。

【図４】従来例の画像表示装置の概略構成を示すブロッ
ク図である。

【図５】他の従来例の画像表示装置の概略構成を示すブ
ロック図である。

【図６】実施例の画像表示装置に入力される画像情報の
画像領域を説明するための図である。

【図７】実施例の画像表示装置に入力された画像情報の
画素Ｐの画像メモリにおける記憶状態を説明するための
図である。

【図８】表示画面上における画像情報の表示領域を示す
図である。

【図９】図８に示した画像情報の画素Ｐの表示メモリに
おける記憶状態を説明するための図である。

【符号の説明】

１０１ 静止画像信号 １０３ 動画像信号 １０５，１０６，１１０ セレクタ １０８ 画像メモリ １０９ 表示部 １１１ ＣＰＵ １１２ 表示メモリ １１５ アドレス変換器

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 3/14 - 3/153 G09G 5/40 G06T 1/60 G06F 12/02 550

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 複数の異なる画像情報を入力して、各画
   像情報を表示できる画像表示制御装置であって、 入力された各画像情報をそれぞれ異なる領域に記憶する
   画像記憶手段と、 前記画像情報のそれぞれを表示可能な表示手段と、 前記表示手段のそれぞれの表示画素に対応するアドレス
   に、前記表示手段に表示される描画情報又は前記表示画
   素に表示される前記画像記憶手段に記憶されている画像
   情報の領域のアドレス情報及び当該表示画素に対応する
   アドレスに記憶されている情報が描画情報であるか画像
   情報であるかを特定する特定情報を記憶する記憶手段
   と、 前記表示手段への表示に同期して前記記憶手段の表示画
   素に対応するアドレスから前記描画情報又は前記アドレ
   ス情報及び前記特定情報を読み出す読出し手段と、 前記読出し手段により読み出した前記特定情報が画像情
   報を示す場合は、当該読み出した アドレス情報でアドレ
   スされる前記画像記憶手段の領域から画像情報を読み出
   して前記表示手段に表示し、前記読出し手段により読み
   出した前記特定情報が描画情報を示す場合は、当該読み
   出した描画情報を前記表示手段に表示する表示制御手段
   と、 を有することを特徴とする画像表示制御装置。
2. 【請求項２】 複数の異なる画像情報を入力して、各画
   像情報を表示手段に表示できる画像表示制御方法であっ
   て、 入力された各画像情報を第１メモリのそれぞれ異なる領
   域に記憶し、 前記表示手段のそれぞれの表示画素に対応する第２メモ
   リのアドレスに、前記表示手段に表示される描画情報又
   は前記表示画素に表示される前記第１メモリに記憶され
   ている画像情報の領域のアドレス情報及び当該表示画素
   に対応するアドレスに記憶されている情報が描画情報で
   あるか画像情報であるかを特定する特定情報を記憶し、 前記表示手段への表示に同期して前記第２メモリの表示
   画素に対応するアドレスから前記描画情報又は前記アド
   レス情報及び前記特定情報を読み出し、前記読み出した前記特定情報が画像情報を示す場合は、
   当該読み出した アドレス情報でアドレスされる前記第１
   メモリの領域から画像情報を読み出して前記表示手段に
   表示し、前記読み出した前記特定情報が描画情報を示す
   場合は、当該読み出した描画情報を前記表示手段に表示
   することを特徴とする画像表示制御方法。