JPH10274974A - 画像表示制御装置 - Google Patents

画像表示制御装置

Info

Publication number
JPH10274974A
JPH10274974A JP9080736A JP8073697A JPH10274974A JP H10274974 A JPH10274974 A JP H10274974A JP 9080736 A JP9080736 A JP 9080736A JP 8073697 A JP8073697 A JP 8073697A JP H10274974 A JPH10274974 A JP H10274974A
Authority
JP
Japan
Prior art keywords
image
display
image data
data
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9080736A
Other languages
English (en)
Inventor
Tsukimi Wakabayashi
つきみ 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP9080736A priority Critical patent/JPH10274974A/ja
Publication of JPH10274974A publication Critical patent/JPH10274974A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Closed-Circuit Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【課題】 従来は、多様な画像入力を前提としておら
ず、これに対応するには、構造が複雑になり、装置規模
が大きくなってしまう。 【解決手段】 CPU入力手段2はホストコンピュータ
からレジスタデータを受け、これに基づき画像表示指定
手段6にレジスタ設定し、表示領域や画面効果等の表示
機能を指定する。画像データ記憶手段3に記憶された画
像データは、パイプライン式画像処理合成手段7に読み
出され、ここで画像表示指定手段6から指定された処理
を施された後、高速記憶手段8に送られて一時記憶され
てから、画像信号出力手段5より画像表示信号として出
力される。画像の入力源がビデオ入力手段1及びCPU
入力手段2のいずれの場合であっても、一旦一つの画像
記憶手段3に記憶することにより、同じ形式の画像デー
タとして扱うことができ、所望の画像の所望の矩形領域
を表示装置の所望の位置に表示することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は画像表示制御装置に
係り、特に複数の画像データを表示装置に合成して表示
する画像表示制御装置に関する。
【0002】
【従来の技術】近年、高精細な画像表示装置の応用例と
して、ハイビジョン静止画表示システムが構築されてい
る。このハイビジョン静止画表示システムの表示機能
は、ハイビジョン普及支援センター(HVC)ガイドラ
インとして標準化されており、これに準拠したシステム
も多く存在するが、これらの機能は上記のHVCガイド
ラインにほぼ限定されたもので、汎用的なものとはなっ
ていない。
【0003】しかしながら、最近では、マルチメディア
の流行に伴い、様々なフォーマットの静止画、動画を扱
う機会が増えている。画像データの入力源も、コンパク
トディスク・リードオンリメモリ(CD−ROM)等に
蓄積したディジタルデータをホスト・コンピュータから
転送する他、ハイビジョン信号、NTSC方式映像信
号、パソコン画面のSVGA信号等、多くの種類があ
る。例えば、教育用のシステムでは、パソコン画面の一
部に動画を表示するなど、異種の画像を組み合わせた用
途が考えられる。
【0004】
【発明が解決しようとする課題】これらの画像データを
高精細な画像表示装置に効果的に表示するためには、各
種の画像入力に対応できる柔軟なシステムが望まれる。
しかるに、従来のシステムでは、多様な画像入力を前提
としておらず、これに対応するには、構造が複雑にな
り、装置規模が大きくなってしまう。
【0005】本発明は上記の点に鑑みなされたもので、
簡易な構造で汎用性の高い高精細な画像表示システムを
構築するための画像表示制御装置を提供することを目的
とする。
【0006】
【課題を解決するための手段】本発明は上記の目的を達
成するため、複数の信号源からの画像データを入力する
入力手段と、入力手段により入力された画像データを同
一形式で記憶する記憶手段と、記憶手段から読み出した
画像データを、入力手段を介して指定された表示装置の
所望の表示領域及び表示位置に表示するための画像表示
信号とする表示制御手段と、表示制御手段から出力され
た前記画像表示信号を表示装置の要求する速度で出力す
る画像信号出力手段とより構成したものである。
【0007】この発明では、複数の信号源からの画像デ
ータは入力手段を介して記憶手段にそれぞれ一旦記憶さ
れるため、複数の信号源からの画像データが異なる形式
であっても、記憶手段においてはすべて同一形式で記憶
することができる。従って、同じ記憶手段に記憶された
複数の信号源からの画像データは、入力手段を介して指
定された表示装置の所望の表示領域及び表示位置に表示
するための画像表示信号とすることができる。
【0008】また、本発明は、入力手段を一つ以上の画
像信号を入力するビデオ入力手段と、上位装置から画像
データと表示装置の所望の表示領域及び表示位置を指定
する表示指定データを入力するCPU入力手段とから構
成し、表示制御手段を、表示指定データに応じて少なく
とも記憶手段から記憶画像データを選択的に読み出す画
像表示指定手段と、記憶手段から読み出された画像デー
タをパイプライン式に画像処理して画像表示信号を出力
する画像処理手段とから構成したものである。
【0009】この発明では、記憶手段から読み出された
画像データをパイプライン式に画像処理して画像表示信
号を出力するようにしているため、画面効果を実現する
ための画像処理を、表示装置の要求する速度で読み出し
可能な画像信号とすることができる。
【0010】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図1は本発明になる画像表示制
御装置の一実施の形態のブロック図を示す。この実施の
形態の画像表示制御装置は、ビデオ入力手段1、CPU
入力手段2、画像データ記憶手段3、表示制御手段4及
び画像信号出力手段5からなり、画像信号出力手段5よ
り画像表示信号を出力する。表示制御手段4は画像表示
指定手段6とパイプライン式画像処理合成手段7から構
成されている。
【0011】次に、この実施の形態の動作について説明
する。画像データの入力方法は、ビデオ入力手段1にビ
デオ信号が入力されて画像データ記憶手段3に記憶され
るか、CPU入力手段2にホストコンピュータから画像
データとして入力されて画像データ記憶手段3に記憶さ
れるかの2通りの入力方法に対応できる。
【0012】CPU入力手段2はホストコンピュータか
らレジスタデータを受け、これに基づき画像表示指定手
段6にレジスタ設定し、表示領域や画面効果等の表示機
能を指定する。画像データ記憶手段3に記憶された画像
データは、パイプライン式画像処理合成手段7に読み出
され、ここで画像表示指定手段6から指定された処理を
施された後、高速記憶手段8に送られて一時記憶されて
から、画像信号出力手段5に供給され、これより画像表
示信号として出力される。
【0013】この実施の形態では、画像の入力源がビデ
オ入力手段1及びCPU入力手段2のいずれの場合であ
っても、一旦一つの画像記憶手段3に記憶することによ
り、同じ形式の画像データとして扱うことができ、所望
の画像の所望の矩形領域を表示装置の所望の位置に表示
することができる。また、パイプライン式画像処理合成
手段7により画像処理と合成をパイプライン式で行うこ
とにより、表示装置の要求する速度で多種類の画面効果
の施された画像表示信号を読み出すことができる。
【0014】
【実施例】図2は本発明になる画像表示制御装置の一実
施例のブロック図を示す。同図中、図1と同一構成部分
には同一符号を付してある。図2において、DRAMイ
ンタフェース11及びDRAM12は画像データ記憶手
段3を構成している。また、パイプライン式画像処理合
成器7、ワイプパターン発生器8、第1FIFO15及
び第2FIFO16は、図1のパイプライン式画像処理
合成手段7を構成している。更に、同期信号発生器19
及びラインバッファ20は高速記憶手段8を構成してい
る。また、ディジタルーアナログ変換器(DAC)21
は、画像信号出力手段5を構成している。
【0015】この実施例において、ビデオ信号から画像
を入力する場合は、ビデオ入力手段1を構成するビデオ
・インタフェース9を介してビデオFIFO(ファース
ト・イン・ファースト・アウト)10へ画像データ及び
書き込みアドレスが入力される一方、ウィンドウ・テー
ブル14に画像アドレスが入力される。ダイナミック・
ランダム・アクセス・メモリ(DRAM)インタフェー
ス11は、ビデオFIFO10から画像データ及び書き
込みアドレスを取り出し、DRAM12に画像データを
書き込む。
【0016】ホストコンピュータ22から画像を入力す
る場合は、DRAM12への書き込みアドレス及び画像
データは、ホストコンピュータ22からCPU入力手段
2を構成するCPUインタフェース13を通してDRA
Mインタフェース11に供給され、これにより画像デー
タがDRAM12に書き込まれる。画像のアドレスは、
CPUインタフェース13より画像表示指定手段6に相
当するウィンドウ・テーブル14にレジスタ設定され
る。ここで、画像データは、ビデオ信号からの入力又は
ホストコンピュータ22からの入力の何れかにかかわら
ず、同じ形式の画像データとしてDRAM12上に記憶
される。
【0017】ウィンドウ・テーブル14は、画面表示す
る画像の表示領域及び画面上の位置、表示機能を指定す
る。ユーザ側からは、一つの画像データを表示する矩形
領域をウィンドウと称し、各ウィンドウのサイズと位置
を指定して画面上に配置する。これらの表示情報は、ホ
ストコンピュータ22からCPUインタフェース13を
通してウィンドウ・テーブル14のレジスタに設定す
る。
【0018】ウィンドウ・テーブル14は、画面表示す
る1ライン毎に各ウィンドウの表示領域及び表示位置、
ウィンドウの重なりの情報をDRAM12への読み出し
アドレス及びサイズに変換して、DRAMインタフェー
ス11へ画像データ読み出しの指定を図3(A)〜
(C)に示すようにする。すなわち、図3(A)、
(B)及び(C)は、それぞれ画面サイズが異なる別の
画像31、32及び33であり、この画像の中で表示装
置の画面に重ね合わせ表示しようとする画像を矩形領域
のウィンドウとしてウィンドウテーブル14により指定
される。例えば、図3(A)、(B)及び(C)中の、
34、35及び36がそれぞれ上記のウィンドウを示
す。
【0019】ここで、上記のウィンドウ34〜36の画
面上の重ね合わせイメージを、図3(D)に示すもので
あるとすると、画面上の任意の1ライン37の画像は、
図3(E)に示すように、ウィンドウ34の一部、ウ
ィンドウ35の一部、ウィンドウ36の一部及びウ
ィンドウ34の一部の順で時系列的に合成される画像
である。
【0020】上記の画像31〜33の各データは、DR
AM12内において例えば図3(F)に模式的に示すよ
うに格納されている。ここで、ウィンドウ34、35及
び36内の画像データは、図3(F)において、39、
40及び41で示すように、格納されている。この場
合、ウィンドウ35の画像データは、全体の画像が横方
向に伸ばされて格納されているので、矩形領域内でな
く、平行四辺形の領域内に格納される。図3(D)に示
した1ライン37の画像表示時には、DRAM12内か
らは、図3(F)に示すように、画像データ39の一部
、画像データ40の一部、画像データ41の一部
及び画像データ39の一部の順で順次に読み出され
る。
【0021】ワイプ、ディゾルブ等の画面効果は2つの
画面の間で行う。このため、データ読み出し時には、2
つの画面のどちらにデータを読み出すかを指定する。D
RAMインタフェース11は、DRAM12よりウィン
ドウ・テーブル14から指定されたアドレスから指定サ
イズの画像データを読み出し、第1の画面ならば第1F
IFO15を通して、第2の画面ならば第2FIFO1
6を通してパイプライン式画像処理合成器17に入力す
る。
【0022】本実施例のパイプライン式画像処理合成器
17は、図4に示すように、拡大処理部171及び17
2と、ワイプ処理部173と、ディゾルブ処理部174
とから構成され、2倍拡大、ワイプ、ディゾルブのう
ち、指定された表示機能を実行する。画像データ#1は
第1の画面の画像データ、画像データ#2は第2の画面
の画像データを示す。2倍拡大処理は各1画素のデータ
を2画素に割り当てることにより実行する。画像データ
#1と画像データ#2は、各々パイプライン式画像処理
合成器17内の拡大処理部171、172により拡大処
理されて画像データs1、s2として出力される。拡大
処理しない場合は、元の画像データ#1、#2がそのま
ま出力される。
【0023】ワイプ処理部173は、各座標の画像デー
タについて、重ね合わせ画面のオン・オフ情報すなわ
ち、ワイプパターンを元に、画像データs1と画像デー
タs2を組み合わせ表示する。ワイプパターンは、レジ
スタ設定に基づき図2のワイプパターン発生器18によ
り生成される。ワイプ処理結果は、画像データ処理画像
データw1として出力される。ワイプ処理を実行しない
場合は、画像データs1がそのまま画像データw1に出
力される。画像データw2には、画像データs2がその
まま出力される。
【0024】ディゾルブ処理部174は、各画素に対応
する画像データw1と画像データw2の値を指定された
割合で合成して出力する。ディゾルブ処理を実行しない
場合は、画像データw1を100%に指定することによ
り、出力画像データに画像データw1がそのまま出力さ
れる。実行しない処理では、同じ画像データをそのまま
出力する。これらの画像処理を選択的に組み合わせて多
彩な画像効果を演出する。
【0025】なお、本実施例で示した各表示機能の実現
方法は、その一例を示すもので、本発明に係る表示機能
及びその実現方式を限定するものではない。これらの表
示機能と同様にして、他の表示機能をパイプライン式に
実行することも可能である。
【0026】パイプライン式画像処理合成器17の出力
画像データは、ラインバッファ20により一時記憶さ
れ、同期信号発生器19からの同期信号に同期して、表
示装置の要求する速度でDAC21に出力され、ここで
アナログ信号に変換される。
【0027】画像出力信号は、外部クロックに同期する
ことにより、ハイビジョンに限らず、マルチスキャンの
高解像度モニタ等様々な解像度の表示装置に対応でき
る。
【0028】
【発明の効果】以上説明したように、本発明によれば、
複数の信号源からの画像データを入力手段を介して記憶
手段にそれぞれ一旦記憶することで、複数の信号源から
の画像データが異なる形式であっても、記憶手段におい
てはすべて同一形式で記憶するようにしたため、同じ記
憶手段に記憶された複数の信号源からの画像データを、
入力手段を介して指定された表示装置の所望の表示領域
及び表示位置に表示するための画像表示信号とすること
ができ、よって、従来に比べて汎用性の高い表示システ
ムを構築することができる。
【0029】また、本発明によれば、記憶手段から読み
出された画像データをパイプライン式に画像処理して画
像表示信号を出力するようにしているため、画面効果を
実現するための画像処理を、表示装置の要求する速度で
読み出し可能な画像信号とすることができるため、簡単
な構造で高精細画像信号についても所望の画面効果の施
された画像信号を出力できる。
【0030】更に、本発明における画像処理手段は、合
成する第1及び第2の画像データが記憶手段から入力さ
れ、拡大、ワイプ及びディゾルブを含む画面効果処理を
表示指定データに応じて順次パイプライン式に処理する
ようにしたため、所望の多彩な画面効果が施された画像
信号を出力できる。
【0031】以上より、本発明は、簡単な構成により、
汎用性の高い高精細画像表示システムを構築することが
できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態のブロック図である。
【図2】本発明の一実施例のブロック図である。
【図3】図2の要部におけるウィンドウ重ね合わせ動作
を説明する図である。
【図4】図2中のパイプライン式画像処理合成器の一例
の構成を説明するブロック図である。
【符号の説明】
1 ビデオ入力手段(入力手段) 2 CPU入力手段(入力手段) 3 画像データ記憶手段(記憶手段) 4 表示制御手段 5 画像信号出力手段 6 画像表示指定手段 7 パイプライン式画像処理合成手段 8 高速記憶手段 9 ビデオインタフェ−ス 12 ダイナミック・ランダム・アクセス・メモリ(D
RAM) 13 CPUインタフェース 14 ウィンドウテーブル 17 パイプライン式画像処理合成器 18 ワイプパターン発生器 19 同期信号発生器 20 ラインバッファ 171、172 拡大処理部 173 ワイプ処理部 174 ディゾルブ処理部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H04N 7/18 H04N 7/18 V

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数の信号源からの画像データを入力す
    る入力手段と、 前記入力手段により入力された画像データを同一形式で
    記憶する記憶手段と、 前記記憶手段から読み出した画像データを、前記入力手
    段を介して指定された表示装置の所望の表示領域及び表
    示位置に表示するための画像表示信号とする表示制御手
    段と、 前記表示制御手段から出力された前記画像表示信号を前
    記表示装置の要求する速度で出力する画像信号出力手段
    とを有することを特徴とする画像表示制御装置。
  2. 【請求項2】 前記入力手段は、一つ以上の画像信号を
    入力するビデオ入力手段と、上位装置から画像データと
    前記表示装置の所望の表示領域及び表示位置を指定する
    表示指定データを入力するCPU入力手段とからなり、
    前記表示制御手段は、前記表示指定データに応じて少な
    くとも前記記憶手段から記憶画像データを選択的に読み
    出す画像表示指定手段と、前記記憶手段から読み出され
    た画像データをパイプライン式に画像処理して前記画像
    表示信号を出力する画像処理手段とよりなることを特徴
    とする請求項1記載の画像表示制御装置。
  3. 【請求項3】 前記画像処理手段は、合成する第1及び
    第2の画像データが前記記憶手段から入力され、拡大、
    ワイプ及びディゾルブを含む画面効果処理を前記表示指
    定データに応じて順次パイプライン式に処理することを
    特徴とする請求項2記載の画像表示制御装置。
JP9080736A 1997-03-31 1997-03-31 画像表示制御装置 Pending JPH10274974A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9080736A JPH10274974A (ja) 1997-03-31 1997-03-31 画像表示制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9080736A JPH10274974A (ja) 1997-03-31 1997-03-31 画像表示制御装置

Publications (1)

Publication Number Publication Date
JPH10274974A true JPH10274974A (ja) 1998-10-13

Family

ID=13726685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9080736A Pending JPH10274974A (ja) 1997-03-31 1997-03-31 画像表示制御装置

Country Status (1)

Country Link
JP (1) JPH10274974A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002099272A (ja) * 2000-09-22 2002-04-05 Sony Corp 画像処理装置および方法、並びに記録媒体
US6906756B1 (en) 1999-10-29 2005-06-14 Matsushita Electric Industrial Co., Ltd. Display and video producing apparatus, and displaying method and video producing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906756B1 (en) 1999-10-29 2005-06-14 Matsushita Electric Industrial Co., Ltd. Display and video producing apparatus, and displaying method and video producing method
JP2002099272A (ja) * 2000-09-22 2002-04-05 Sony Corp 画像処理装置および方法、並びに記録媒体

Similar Documents

Publication Publication Date Title
US7589745B2 (en) Image signal processing circuit and image display apparatus
JPH07104722A (ja) 画像表示システム
JP3022405B2 (ja) 画像メモリ制御装置
JPH10274974A (ja) 画像表示制御装置
JP3481913B2 (ja) 画像処理装置
JP2000324337A (ja) 画像拡大縮小装置
JP4746912B2 (ja) 画像信号処理回路および画像表示装置
JP3862976B2 (ja) 表示機構
JP3985451B2 (ja) 画像処理装置および画像表示装置
JP2664721B2 (ja) ビデオ合成装置
JP3024622B2 (ja) 画像処理装置
JPS62239672A (ja) 表示方法
JP3122996B2 (ja) 動画・静止画表示装置
JP3862983B2 (ja) 表示機構およびコンピュータシステム
JP3265791B2 (ja) Ohp用表示装置
JP3431925B2 (ja) 画像表示制御装置及びその方法
JPH04198987A (ja) 画像処理装置
JPH08190368A (ja) 映像変換装置と映像変換方法
JP3264941B2 (ja) 画像表示制御方法及び装置
JPH0415689A (ja) 画像表示回路
JP2000267642A (ja) 画像表示装置
JPH0215785A (ja) テレビ画像処理装置
JPH06274155A (ja) 画像の合成表示装置
JPH05323915A (ja) 拡張型画像バス方式
JPH04235592A (ja) 表示制御装置