JPH03196189A - 画像信号処理装置 - Google Patents

画像信号処理装置

Info

Publication number
JPH03196189A
JPH03196189A JP1339018A JP33901889A JPH03196189A JP H03196189 A JPH03196189 A JP H03196189A JP 1339018 A JP1339018 A JP 1339018A JP 33901889 A JP33901889 A JP 33901889A JP H03196189 A JPH03196189 A JP H03196189A
Authority
JP
Japan
Prior art keywords
image signal
frame memory
input
image
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1339018A
Other languages
English (en)
Inventor
Hiroshi Ishii
浩史 石井
Makoto Fujimoto
眞 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1339018A priority Critical patent/JPH03196189A/ja
Publication of JPH03196189A publication Critical patent/JPH03196189A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は画像信号について出力画面の任意の位置に、入
力画像の任意の部分を表示し、またフリーズ、拡大等の
編集・処理が容易に可能になるように構成された画像信
号処理装置に関する。
従来の技術 近年、画像表示装置は放送テレビジョン画像をはじめ、
コンピュータの出力画像の表示等に、般に広く普及され
、情報の理解やコミニュケーションに活用されている。
この画像信号に対し、入力画像の任意の部分を表示、ま
た複数の画像の重ね合わせ、フリーズ、拡大等の編集・
処理を容易に行えるようにし、情報の理解やコミニュケ
ーションに応用をさらに広げられるよう望まれていた。
このような状況にあり、上記のような処理を可能とする
画像信号処理装置が開発されている。以下に従来の画像
信号処理装置ついて説明する。
第5図はこの従来の画像信号処理装置のブロック図を示
したものである。
第5図(a)は入力が1系統の場合であり、(b)は入
力が2系統の場合である。
第5図において1は画像信号を記憶するフレームメモリ
、2は画像信号を出力する出力端子、3は画像信号を入
力する入力端子、4は書き込みコントローラーである。
5は書き込み制御信号入力端子である。
以−ヒのように構成された従来の画像信号処理装置の動
作を以下に説明する。
まず入力端子3より画像信号が入力される。書き込みコ
ントローラー4は、制御信号入力端子5から入力される
書き込み制御信号にしたがって画面内の所定の位置に対
応するフレームメモリ2の位置に、入力画像信号を書き
込む。
フレームメモリ1からはメモリ内容が走査され、画像信
号が2に出力される。
したがって例えば入力信号がテレビジョン信号とし、出
力をコンピュータのデイスプレィへの画像信号と仮定し
た場合、テレビジョン信号の画面のある部分の画像を、
デイスプレィの画面のある部分へ表示することが可能と
なる。
また逆に出力信号がテレビジョン信号とし、入力をコン
ピュータのデイスプレィへの画像信号と仮定した場合、
デイスプレィ信号の画面のある部分の画像をテレビジョ
ン信号の画面のある部分へ表示することが可能となる。
またテレビジョン信号のあるフィールドの信号をフレー
ムメモリ1に書き込んだ後、その領域に新たに信号を書
き込まなければ、そのフィールドの画像信号はフリーズ
され、静止画として表示することができる。
また例えば入力の1画素の信号をフレームメモリ1の水
平2画素、垂直2ラインに書き込むことにより、入力信
号の画面を水平、垂直それぞれ2倍に拡大して表示でき
、また2倍以外の拡大も同様に可能となる。またその逆
を行うことにより、縮小して表示することも可能となる
また第5図(b)のように複数の入力信号のそれぞれの
画面のある部分の画像を、出力信号の画面のそれぞれの
部分へ表示することが可能となる。
発明が解決しようとする課題 しかしながら従来の画像信号処理装置では、以下の課題
が残されていた。
まずフレームメモリlを構成するメモリ素子の1回の読
み出し書き込みの速度が、フレームメモリの1画素あた
りの読み出し書き込みに必要な速度に比べて、十分でな
い場合、数画素単位で読み込み書き込みを行うことで1
画素あたりの速度を速くする手法がとられる。
このため、従来の画像信号処理装置では、前記読み込み
書き込みの数画素の単位でしか、任意に表示の領域等を
制御することはできなかった。つまり例えば8画素単位
でしか読み込み書き込みできず、その結果1画素単位で
の任意の表示領域等の制御を行うことはできなかった。
また従来の画像信号処理装置では、フレームメモリへ1
の書き込みの領域を複雑に制御しようとすると、書き込
みコントローラ4の処理量が増え、また書き込み制御信
号入力端子5からの制御値データ量が増えることとなる
。その結果書き込みコントローラ4の構成が複雑となり
、また外部から制御を行うときの制御値データ転送時間
および労力が大きくなる問題が生じていた。またそれら
の原因で書き込みの領域の制御に制約ができ、任意に出
力画像の表示の領域等を制御することが困難であった。
以上のことより、従来の画像信号処理装置では、出力画
像の表示の領域等を制御する上で、任意の制御が困難で
あり、また多くの処理時間が必要となるといった課題を
有していた。
本発明は上記従来の課題を解決するもので、画像信号処
理装置に関し、任意に出力画像の表示の領域等を制御す
ることが容易である画像信号処理装置を提供することを
目的とする。
また、外部から制御を行うときの制御値データ転送量が
少なくできるように構成された画像信号処理装置を提供
することを目的とする。
課題を解決するための手段 請求項1の本発明は、外部から画像が入力される入力端
子と、少なくとも1画面に対応するフレームメモリと、
前記フレームメモリから出力される画像信号を帰還する
帰還処理手段と、その帰還画像信号及び前記外部からの
入力画像信号を書き込み制御値に従って切り替えまたは
演算処理し、前記フレームメモリに出力する信号処理手
段とを有することを特徴とする画像信号処理装置である
請求項2の本発明は、外部から画像が入力される入力端
子と、少なくとも1画面に対応するフレームメモリと、
前記フレームメモリの、これから書き込まれる画像信号
の書き込み位置に記憶された画像信号を予め前記フレー
ムメモリから読みだし、帰還する帰還処理手段と、前記
帰還される画像信号及び前記これから書き込む画像信号
を、書き込み制御値にしたがって切り替えまたは演算処
理し、その処理後の画像信号を前記フレームメモリの前
記書き込み位置に出力する信号処理手段とを有すること
を特徴とする画像信号処理装置であ不一 請求項3の本発明は、外部から画像が入力される入力端
子と、少なくとも1画面に対応するフレームメモリと、
前記フレームメモリの、これから書き込まれる画像信号
の書き込み位置に記憶された画像信号を予め前記フレー
ムメモリから読みだし、帰還する帰還処理手段と、前記
帰還される画像信号を所定量蓄える第1のバッファメモ
リと、前記入力された画像信号を所定量蓄える第2のバ
ッファメモリと、それぞれの第1、第2のバッファメモ
リの出力を、書き込み制御値にしたがって切り替えまた
は演算処理し、その処理後の画像信号を前記フレームメ
モリの前記書き込み位置に出力する信号処理手段を有す
ることを特徴とする画像信号処理装置である。
請求項4の本発明は、請求項1.2、または3において
、前記書き込み制御値が、画面の各画素、または各ブロ
ックに対応してメモリに記憶され、前記帰還される画像
信号の読み出し位置に対応してそのメモリから読み出さ
れ、前記信号処理手段に送られることを特徴とする画像
信号処理装置である。
請求項5の本発明は、外部から画像が入力される入力端
子と、少なくとも1画面に対応し、その各画素に対して
画像信号と属性値を記憶するフレームメモリと、前記フ
レームメモリの、これから書き込まれる画像信号の書き
込み位置に記憶された画像信号と属性値を予め前記フレ
ームメモリから読みだし、帰還する帰還処理手段と、前
記帰還される画像信号と属性値を所定量蓄える帰還バッ
ファメモリと、前記外部からの入力画像信号を所定量蓄
える大力バッファメモリと、それぞれのバッファメモリ
の出力の画像信号を前記帰還バッファメモリから出力さ
れる属性値にしたがって切り替えまたは演算処理し、そ
の処理後の画像信号を前記フレームメモリの前記書き込
み位置に出力する信号処理手段を有することを特徴とす
る画像信号処理装置である。
請求項6の本発明は、請求項5において、前記フレーム
メモリは各画素に対して所定のビット数の容量を持ち、
それを画像信号と属性値にそれぞれ賑り分けるビット数
を可変にすることを特徴とする画像信号処理装置である
作用 この構成によって、フレームメモリが、所定の画素数の
単位でしか読み込み書き込みができない場合でも、入力
画像信号の書き込みが行われる画素の画像信号を予め読
み出し帰還した信号を、入力画像信号と突合せ、処理手
段で1画素単位で切り替え、そのフレームメモリに入力
することで、入力画像信号をフレームメモリに書き込む
領域を、1画素単位で任意に制御できる。
実施例 以下に本発明の実施例を図面を参照して説明する。
第1図は本発明の一実施例における画像信号処理装置の
ブロック図を示すものである。
第1図において1は画像信号を記憶するフレームメモリ
、2は画像信号を出力する出力端子、3は画像信号を入
力する入力端子、6はフレームメモリ1から出力される
画像信号を読みだし、帰還する帰還処理手段の一例とし
ての制御・帰還処理器、4は書き込み制御信号入力端子
5からの信号に基づき、前記帰還画像信号及び前記外部
からの入力画像信号を切り替えまたは演算処理し、前記
フレームメモリlに出力する信号処理手段の一例として
の書き込みコントローラーである。
以上のように構成された実施例における画像信号処理装
置の動作について以下に説明する。
まず入力端子3より画像信号が入力される。書き込みコ
ントローラー4は、予めその入力されてくる画像信号を
書き込む位置を読み出し制御・帰還処理器6に送る。読
み出し制御・帰還処理器6はその位置の画像信号をフレ
ームメモリ1から読み出し、書き込みコントローラー4
に帰還画像信号として帰還する。
書き込みコントローラー4は、入力端子3からの入力画
像信号と帰還画像信号を、制御信号入力端子5から入力
される書き込み制御信号にしたがフて、画素単位で切り
替えフレームメモリ1に書き込む。
フレームメモリ1のメモリ内容は走査されるかたちで出
力端子2に出力される。
第2図は上記本実施例の動作を更に具体的に説明するた
めのメモリ図である。第2図はフレームメモリlが水平
方向8画素の単位でしか読み取り書き込めない場合のフ
レームメモリ1上での書き込み領域を示したものである
。第2図中、11は書き込みコントローラー4が画像信
号をフレームメモリlに書き込む領域である。従って、
8画素単位で領域化されている。また12はその領域l
lの内、入力画像信号が書き込まれるることによって変
更されるべき領域である。すなわち、必ずしも、8画素
全部が変更されず、その一部が変更される領域もあるこ
とを示している。したがって、変更し無い部分は、帰還
画像信号がそのまま再び書き込まれる部分であり、13
がそれを示す。すなわち、13はその領域11の内、帰
還画像信号が書き込まれる領域である。
第2図に示されるように、書き込みコントローラー4が
画像信号を書き込む領域11は、従来通リ、水平方向8
画素の単位でしか制御できないが、その8画素の単位の
なかで入力信号と帰還信号を1画素型位で切り替えるこ
とが出来るのであり、これによって、フレームメモリl
に入力信号を書き込む領域を1画素型位で任意に制御で
きるようになる。すなわち、帰還信号は書き込む前の画
素データと同じものであるから、結果的に入力信号だけ
を書き込む領域を1画素型位で任意に制御できる。
以上のように本実施例によれば一定の画素数の単位でし
か読み出し書き込みができないフレームメモリをもちい
ても、入力信号を書き込む領域を1画素型位で任意に制
御できる。
第3図は他の本発明の一実施例における画像信号処理装
置のブロック図を示すものである。
第3図において、1は少なくとも1画面に対応し、その
各画素に対して画像信号と属性値を記憶するフレームメ
モリ、2は画像信号を出力する出力端子、3は画像信号
を入力する入力端子、6はフレームメモリlの、これか
ら書き込まれる画像信号の書き込み位置に記憶された画
像信号と属性値を予めフレームメモリ1から読みだし、
帰還する帰還処理手段の一例としての制御・帰還処理器
、8は、帰還される画像信号と属性値を所定量蓄える帰
還バッファメモリ、7は、外部からの入力画像信号を所
定量蓄える入力バッファメモリ、4は、れぞれのバッフ
ァメモリ7.8の出力の画像信号を前記帰還バッファメ
モリ8から出力される属性値にしたがって切り替えまた
は演算処理し、その処理後の画像信号をフレームメモリ
lの書き込み位置に出力する出力する信号処理手段の一
例としての書き込みコントローラーである。10は静止
画ファイルである。
第4図はこの実施例のフレームメモリlの1画素のデー
タ構造である。第4図中9は属性値である。
以上のように構成された本実施例における画像信号処理
装置の動作について以下に説明する。
第4図に示すようにフレームメモリ1には各画素につい
て、RGB各8ビットの画像信号の他に8ビツトの属性
値9が記憶される。
まず2つの入力端子3よりそれぞれ画像信号が入力され
る。入力信号はまず入力バッファメモリ7に記憶される
。入力バッファメモリ7は入力信号の2ラインのメモリ
容量を持つ。
書き込みコントローラー4は、入力バッファメモリ7に
1ラインの画像信号が記憶された段階で、予め入力され
る画像信号を書き込むライン位置を読み出し制御・帰還
処理器6に送る。
第4図(a)に示すようにフレームメモリ1には各画素
について、32ビツトの信号とし、通常ROB各8ビッ
トの画像信号の他に属性11@9が記憶される。この属
性値9は各入力信号や静止画ファイルに記憶される各静
止画につけられる属性番号に対応している。
読み出し制御・帰還処理器6はそのライン位置の画像信
号および属性値9をフレームメモリl力)ら読み出し、
帰還バッファメモリ8に送る。帰還バッファメモリ8は
フレームメモリの1ラインのモリ容量を持つ。
書き込みコントローラー4は、大力バッファメモリ7か
らの入力画像信号と帰還バッファメモリ8からの帰還信
号の位置を合わせ、帰還信号に含まれる属性値9にした
がって、入力画像信号と帰還画像信号を画素単位で切り
替えフレームメモリ1に書き込む。たとえばその入力の
属性番号が1の場合、帰還信号の属性値が同じく1とな
る画素だけ入力画像信号を選択し、それ以外の画素は帰
還画像信号に切り替える。つまり属性値は書き込み制御
信号の1つとして働く。ただしここで帰還信号の属性値
9はそのままフレームメモリlに書き込まれる。
フレームメモリ1のメモリ内容は走査されるかたちで読
み出し制御・帰還処理器6によって読み出され、属性値
9を除いた画像信号が出力端子2に出力される。
ただしここでフレームメモリlは1つのラインについて
、同時に書き込みと読み出しを行うことや同時に2回の
読み出しまたは書き込みを行うことはできない。したが
って出力端子2への読み出し位置と帰還信号の読み出し
位置が同一ラインとなった場合、読み出し制御・帰還処
理器6は出力端子2への読み出しを優先する。また出力
端子2への読み出し位置と書き込み位置が同一ラインと
なった場合、出力端子2への読み出しが優先される。ま
た帰還信号の読み出し位置と書き込み位置が同一ライン
となった場合、書き込みが優先される。ここでは出力信
号の速度が入力信号の速度に比べて十分大きく、したが
ってフレームメモリlへの読み込み書き込み速度も入力
信号の速度に比べて十分大きいものとする。したがって
上記の優先順位で読み出し書き込みの制御を行えば、各
読み出し書き込みが同一ラインとなった場合でも、入力
バッファメモリ7と帰還バッファメモリ8によって信号
をバッファすることにより、全てのデータが読み出し書
き込みが可能となる。
また2つの入力信号の書き込むライン位置が同一となっ
た場合もいずれかの入力バッファメモリ7によって信号
をバッファすることにより、2回に分けて両者のデータ
が読み出し書き込みが可能となる。
入力画像の表示画像での位置や、拡大縮小などの表示方
法の変更、また出力画像での表示領域の変更等の場合は
、書き込み制御信号入力端子5を通して、書き込みコン
トローラー4に、コマンドが送られる。そのコマンドに
したがって出力画像での表示領域が変更される場合、書
き込みコントローラー4はフレームメモリ1に記憶され
る属性値9を書きかえる。
静止画を出力に表示する場合、まず書き込みコントロー
ラー4はフレームメモリlの表示領域の属性値9にその
静止画の属性番号を書き込み、その後で画像データを他
の入力信号と同様にして書き込む。またはここではフレ
ームメモリlは遅い速度ならば1画素単位での読み出し
書き込みが可能なので、それを用いて画像データと属性
番号を同時にフレームメモリに書き込むことも可能であ
る。
属性値9は各入力および静止画ファイル内の各静止画に
つけられた属性番号に対応しているが、表示する静止画
の枚数が増えるにしたがってその属性番号も大きくなる
。そのため8ビツトの属性値では対応できない場合が生
じる。そのときは第4図(b)、 (C)に示すように
画像信号のRGB各8ビットの内最大下位2ビットを属
性値に振る分けることによって対応する。第4図(a)
、(b)、 (C)に示すように、属性値の第1ビツト
がOのとき、属性値および各RGB信号が8ビット信号
であり、属性値の第1ビツトが1で第9ビツトが00と
き、属性値が11ビツトで各RGB信号が7ビツト信号
であり、属性値の第1ビツトが1で第9ビツトが1のと
き、属性値が14ビツトで各RGB信号が6ビツト信号
となる。
以北のように本実施例によれば、まず前述した第1図の
実施例と同様にして、所定の速度では、一定の画素数の
単位でしか読み出し書き込みができないフレームメモリ
lをもちいても、入力信号を書き込む領域を1画素単位
で任意に制御できる。
またフレームメモリ1に画像信号と属性値9を記憶させ
、帰還信号に含まれる属性値9によって、書き込みコン
トローラー4は信号を切り替えれば良いので、書き込み
コントローラー4で1画素単位で高速に行われる処理は
簡単な切り替えだけでよくなり、複雑な処理はほとんど
ソフトで対応できるので、書き込みコントローラー4の
構成を大幅に簡単化できる。また書き込み制御信号入力
端子5からのコマンドは初期設定と表示の変更が行われ
る時だけで良いので、制御を行うための通信時間が大幅
に削減できる。
またフレームメモリ1の書き込み読み出し速度を入力信
号の速度に比べ十分速くし、上記の様に読み出し書き込
み優先順位を定めることにより、各読み出し書き込みが
同一ラインとなった場合でも、大力バッファメモリ7と
帰還バッファメモリ8によって信号をバッファすること
により、全てのデータが読み出し書き込みが可能となる
またフレームメモリlには各画素について32ビツトの
信号とし、通常RGB各8ビットの画像信号と8ビツト
の属性値9を振り分け、場合によってRGB各7ビツト
属性[9に11ビツト、RCB各6ビツト属性値9に1
4ビツトを振り分けることにより、フレームメモリ1上
で制御する画像の枚数が増えてそれに対応する属性番号
が大きくなり、8ビツトの属性値では対応できない場合
でも、最大14ビツトの属性値にして対応できる。
なお本実施例において、フレームメモリlはRGBのフ
ルカラー画像を扱うものとしたが白黒画像を扱うものと
しても問題無い。
また本実施例において、属性値のビット数を増やす場合
、画像信号のRGB各信号より均等にビット数を振り分
けているが、これは必ずしも均等にしなくてもよい。た
とえはビ・ント数が少なくても比較的視覚上劣化の少な
いB信号から優先してビット数を振り分けることも容易
に考えられる。
また本実施例において、読み出し制御・帰還処理器6は
出力端子への信号の読み出し位置を自動的に発生させる
ものとしたが、外部からクロックを入力しそれに同門さ
せて読み出し位置を自動的に発生させるものとすること
も、外部から読み出し位置を入力させるものとすること
も容易に可能である。
また以上述べた実施例において、書き込みコントローラ
ー4は書き込み制御信号または属性値9にしたがって入
力信号と帰還信号の切り替えを行ったが、切り替えだけ
でなくこの2つの信号の演算処理を行ったものをフレー
ムメモリlに書き込む機能を加えることも容易である。
例えば重み付けした加算平均の演算処理を新たに可能と
すると、ノイスリデウーサーの機能を簡単に実現できる
この場合属性値9には画像の属性番号だけでなく演算処
理の番号を対応させるとよい。たとえば8ビツトの属性
値9を画像の属性番号に4ビツト、演算処理の番号に4
ビツトを振り分けて対応させても良い。
また両実施例において、入力信号の数をそれぞれ1.2
としたが、これは書き込みコントローラー4の処理が可
能な限り、その数を増やすことは容易である。
また第3図の実施例において、属性値は1画素単位でそ
れぞれ記憶されていたが、書き込みコントローラー4に
おいて必要とされる性能が、画素単位ではなく、例えば
2画素単位の任意の書き込み制御ができれば良い場合に
は、属性値は2画素東位で記憶するものとしても良い。
発明の効果 以−ヒのように本発明は、フレームメモリに画像信号が
得き込まれる位置の画像信号を予めフレームメモリから
読みだし帰還し、帰還される画像信号と入力画像信号を
切り替えまたは演算処理し、フレームメモリへ書き込む
ことが出来るので、所定の速度では、一定の画素数の単
位でしか読み出し書き込みができないフレームメモリを
もちいても、入力信号を書き込む領域を1画素単位で任
意に制御でき、かつ所定の速度で書き込むことができる
また本発明は、またフレームメモリに各画素について画
像信号と書き込み制御値(属性値)を記憶させ、帰還信
号に含まれる属性値によって、書き込みコントローラー
での画素単位の処理を制御することによって、書き込み
コントローラーで1画素単位で高速に行われる処理は属
性値にしたがった簡単なものとなり、複雑な処理はほと
んどソフトで対応できるので、書き込みコントローラー
の構成を大幅に簡単化できる。
【図面の簡単な説明】
第1図は本発明の一実施例における画像信号処理装置の
ブロック図、第2図は同実施例の動作を説明するための
メモリ図、第3図は別の本発明の一実施例における画像
処理装置のブロック図、第4図は同実施例のフレームメ
モリの1画素のデータ構造を説明するためのメモリ図、
第5図は従来例の画像処理装置のブロック図である。 l・・・フレームメモリ、2・・・出力端子、3・・・
入力端子、4・・・信号処理手段(書き込みコントロー
ラー)、5・・・書き込み制御信号入力端子、6・・・
帰還処理手段、7・・・入力バッファメモリ、8・・・
帰還バッファメモリ、9・・・属性値、10・・・静止
画ファイル、11・・・書き込み領域、12・・・入力
信号の書き込み領域、13・・・帰還信号の書き込み領
域。 第 1 図 第 ズ 第 面 第 図 第 図

Claims (1)

  1. 【特許請求の範囲】 (1)外部から画像が入力される入力端子と、少なくと
    も1画面に対応するフレームメモリと、前記フレームメ
    モリから出力される画像信号を帰還する帰還処理手段と
    、その帰還画像信号及び前記外部からの入力画像信号を
    書き込み制御値に従って切り替えまたは演算処理し、前
    記フレームメモリに出力する信号処理手段とを有するこ
    とを特徴とする画像信号処理装置。 (2)外部から画像が入力される入力端子と、少なくと
    も1画面に対応するフレームメモリと、前記フレームメ
    モリの、これから書き込まれる画像信号の書き込み位置
    に記憶された画像信号を予め前記フレームメモリから読
    みだし、帰還する帰還処理手段と、前記帰還される画像
    信号及び前記これから書き込む画像信号を、書き込み制
    御値にしたがって切り替えまたは演算処理し、その処理
    後の画像信号を前記フレームメモリの前記書き込み位置
    に出力する信号処理手段とを有することを特徴とする画
    像信号処理装置。 (3)外部から画像が入力される入力端子と、少なくと
    も1画面に対応するフレームメモリと、前記フレームメ
    モリの、これから書き込まれる画像信号の書き込み位置
    に記憶された画像信号を予め前記フレームメモリから読
    みだし、帰還する帰還処理手段と、前記帰還される画像
    信号を所定量蓄える第1のバッファメモリと、前記入力
    された画像信号を所定量蓄える第2のバッファメモリと
    、それぞれの第1、第2のバッファメモリの出力を、書
    き込み制御値にしたがって切り替えまたは演算処理し、
    その処理後の画像信号を前記フレームメモリの前記書き
    込み位置に出力する信号処理手段を有することを特徴と
    する画像信号処理装置。 (4)書き込み制御値は、画面の各画素、または各ブロ
    ックに対応してメモリに記憶され、前記帰還される画像
    信号の読み出し位置に対応してそのメモリから読み出さ
    れ、前記信号処理手段に送られることを特徴とする請求
    項1、2または3記載の画像信号処理装置。(5)外部
    から画像が入力される入力端子と、少なくとも1画面に
    対応し、その各画素に対して画像信号と属性値を記憶す
    るフレームメモリと、前記フレームメモリの、これから
    書き込まれる画像信号の書き込み位置に記憶された画像
    信号と属性値を予め前記フレームメモリから読みだし、
    帰還する帰還処理手段と、前記帰還される画像信号と属
    性値を所定量蓄える帰還バッファメモリと、前記外部か
    らの入力画像信号を所定量蓄える入力バッファメモリと
    、それぞれのバッファメモリの出力の画像信号を前記帰
    還バッファメモリから出力される属性値にしたがって切
    り替えまたは演算処理し、その処理後の画像信号を前記
    フレームメモリの前記書き込み位置に出力する信号処理
    手段を有するごとを特徴とする画像信号処理装置。 (6)フレームメモリは各画素に対して所定のビット数
    の容量を持ち、それを画像信号と属性値にそれぞれ振り
    分けるビット数を可変にすることを特徴とする請求項5
    記載の画像信号処理装置。
JP1339018A 1989-12-26 1989-12-26 画像信号処理装置 Pending JPH03196189A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1339018A JPH03196189A (ja) 1989-12-26 1989-12-26 画像信号処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1339018A JPH03196189A (ja) 1989-12-26 1989-12-26 画像信号処理装置

Publications (1)

Publication Number Publication Date
JPH03196189A true JPH03196189A (ja) 1991-08-27

Family

ID=18323497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1339018A Pending JPH03196189A (ja) 1989-12-26 1989-12-26 画像信号処理装置

Country Status (1)

Country Link
JP (1) JPH03196189A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006003474A (ja) * 2004-06-15 2006-01-05 Sharp Corp 表示制御装置および画像合成方法
JP2016161753A (ja) * 2015-03-02 2016-09-05 セイコーエプソン株式会社 映像処理装置、表示装置、及び、映像処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006003474A (ja) * 2004-06-15 2006-01-05 Sharp Corp 表示制御装置および画像合成方法
JP4605585B2 (ja) * 2004-06-15 2011-01-05 シャープ株式会社 表示制御装置および画像合成方法
JP2016161753A (ja) * 2015-03-02 2016-09-05 セイコーエプソン株式会社 映像処理装置、表示装置、及び、映像処理方法

Similar Documents

Publication Publication Date Title
JPH07322165A (ja) 多数ビデオウィンドー同時表示方式
EP0553549B1 (en) Architecture for transferring pixel streams
US5499327A (en) Multi-window system which can overlay-display a dynamic image in a specific window
JPH09245179A (ja) コンピュータグラフィックス装置
KR100557307B1 (ko) 도형 처리장치 및 도형처리방법
US5818434A (en) Method and apparatus for controlling image display
KR101169994B1 (ko) 알파 평면을 이용한 영상 데이터 처리 장치 및 방법
JPH03196189A (ja) 画像信号処理装置
US6816202B1 (en) Picture frame generating circuit and digital television system using the same
JPH06124189A (ja) 画像表示装置および画像表示制御方法
JPH07210127A (ja) カラー画像処理方法
JP2000259143A (ja) マルチウィンドウ制御装置
JPH04349496A (ja) 画像処理装置及びその方式
JP3846142B2 (ja) 画像データ転送装置及び画像表示処理システム
JP2690745B2 (ja) 画像処理装置
JP2998417B2 (ja) マルチメディア情報処理装置
JPH0764530A (ja) 画像表示装置の制御方式
JP2000181440A (ja) 表示装置
CN115619630A (zh) 图像处理方法和设备
JPH06295335A (ja) 画像データ記憶装置
JP3009802B2 (ja) ビデオ動画ワークステーション
JPH08305540A (ja) 表示システム及び表示画面切換え方法
JP2006277521A (ja) メモリコントローラ、画像処理コントローラ及び電子機器
JPH01276196A (ja) 画像表示制御装置
JPH1011047A (ja) 画像表示制御装置