JPH0212523A - コンピユータ・デイスプレイ・システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、ディスプレイ・コントローラの分野における
ものであり、特に、非連続かつ非常駐メモリ、及びディ
スプレイ−メモリに在駐する相当なサイズの複数のディ
スプレイ瞭ピッ；・マツプにアクセスし、それを更新す
る手段を有する仮想ディスプレイ−アダプタに関する。

Ｂ、従来技術 慣用的なディスプレイ・アダプタは、ディスプレイ・メ
モリの量が限定されている。しかし、このディスプレイ
・メモリが、アダプタによって与えられた拡張機能が利
用することのできる唯一のメモリである。これらの拡張
機能にはさまざまなものがあるが、典型的なものとして
は線引き、ビット境界ブロック転送、領域充填、多角形
作図、画素操作などがある。そして、アダプタの拡張機
能は慣用的なソフトウェア手法に対して大きい動作上の
改善を呈するので、アプリケーションφソフトウェアが
それらを利用することは好都合である。多くの場合、そ
の動作の改善は、１０倍のオーダーにも達する。アプリ
ケーション・ソフトウェアが線を引きたい（あるいはビ
ット・ブロック転送１−だい）と望むとき、そのソフト
ウェアは、アクセスすべきビットマツプ（ビット−ブロ
ック・コピーの場合、複数のビット・マツプ）がアダプ
タのディスプレイ書メモリ中にある場合しかアダプタの
拡張機能を利用することができない。すなわち、ピッＩ
・マツプがアダプタのディスプレイ・メモリ中にないな
ら、慣用的なソフトウェア技術では、ハードウェア拡張
機能に較べた場合性能が低下して（−まう。さらに、拡
張機能が使用可能か否かを判断することは、ソフトウェ
アにとって余分の負担である。そこで、利用される一般
的な技法は、ディスプレイ・アダプタ上により多（のメ
モリを与えることである。すなわち、より多くのメモリ
により、画面サイズのビットマツプ以上のものを拡張機
能の対象とすることができる。しかし、現在のウィンド
ウ−システムは、きわめて大規模なサイズの多くのビッ
トマツプを使用する。

そこで、ディスプレイφアダプタ上に十分なメモリを与
えることが常に可能とは限らないので、ソフトウェアは
常時、拡張機能を利用することができるかどうか、及び
適当なソフトウェア帝ルーチンを与えるべきかどうかを
チエツクしなくてはならない。

さて、ディスプレイ・コントローラに関連する数々の特
許があり、それらはめいめい長所と欠点を併せ持ってい
る。

米国特許第４４８４３０２号は、さまざまなシステム・
サービスによって使用するための複数の画面領域を可能
ならしめる割込み駆動ソフトウェア技術に関連する。こ
れにおいては、再入ディスプレイ・アクセス方法（ＤＡ
Ｍ）プログラムが、各画面のディスプレイ制御ブロック
（ＤＣＢ）に記述された位置でフレーム・バッファ中に
さまざまな「仮想」テキスト画面を書き込む。各装置（
例えばディスケット、プリンタ）は、自己の仮想テキス
ト・バッファ及びＤＣＢを保守する専用のサービスｅプ
ログラムをもっている。また、各仮想スクリーン毎に個
別のテキスト・バッファが割当てられ、それらが順次Ｄ
ＡＭによってアクセスされる。高位レベル装置の割込み
により、ＤＡＭが現在のディスプレイ動作の中断をもた
らし、優先順位の高い装置のメツセージΦバッファから
のデータの表示を開始する。それが完了すると、ＤＡＭ
は中断されたディスプレイ動作を再開する。

これはテキストのみのシステムであって、特定の画面領
域を特定の装置に静的に割当てるものである。すなわち
、ディスケット・メツセージのための１つの領域と、プ
リンタ・メツセージのための１つの領域と、１つのスプ
リット・アプリケーション領域と、１つのプロンプト領
域がある。そして２つの並んだ個別のアプリケーション
領域に、対して、支援が与えられる。これはグラフィッ
ク能力も、ページング機構ももたないテキスト処理指向
のシステムである。また、各装置またはタスク毎に専用
の連続画面領域があるが、１つまたはそれ以上のメモリ
の非連続位置にビットマツプを記憶する能力はもたない
。また、画面のサイズと位置は固定されており、これに
対して動的ビットマツプ割当てにおいては、アプリケー
ションは任意のサイズの仮想ビットマツプを要求するこ
とができ、また画面マネジャがこれらのビットマツプを
物理的画面の任意の位置に位置づける。

米国特許第４５３３９１０号は、画素と制御ワード・シ
ーケンス（ＣＷＳ　）の両方を記憶する画素／制御メモ
リを有するディスプレイ・システムに関する。また、画
素メモリから画素を取得してそれらをＦＩＦＯに入れる
べくＣＷＳを解釈するための手段と、ＦＩＦＯの内容を
画面に表示するべく、そのＣＷＳまたは別のＣＷｓをさ
らに解釈するための手段が存在する。この米国特許は、
画像を画素メモリ中で生成するのではなく、画素メモリ
を画面にマツピングすることに指向されている。そして
、表示窓（ｖｉｅｗｐｏｒｔ　）を含むビットマツプは
、その表示窓のすべての部分が、実メモリあるいは支援
記憶に分散しているのではな（画素メモリに含まれてい
るときにのみ非連続であることができる。これには、表
示窓情報を分散させる方法またはこの情報を連続的なエ
ンティティとして眺める方法について何ら教示がない。

さらに、プログラム、データ等を保持するためのシステ
ム・メモリとして画素メモリを使用する方法についても
示唆がない。

米国特許第４５４２３７６号は、フレームφバッファを
もたず、画素がメモリ中の１つまたはそれ以上の画像か
ら引き出され、次に直接ＣＲＴへと移動されるようなデ
ィスプレイ・システムに関する。これには、画像がメモ
リ中に記憶されて〜・る場所を識別して画面上の表示窓
の位置をそのメモリ画像と相関付けるだめの手段が含ま
れている。

ここでもやはり、システムは、画素メモリ中で画素を生
成するのではなくメモリをディスプレイ画面にマツピン
グすることに指向されている。しかし、メモリ・アレイ
に記憶されて−・ない画像を表示するための手段はない
。すなわち、画素メモリを実メモリや支援記憶に分散さ
せることはできない。これにおいては、画像は、非連続
メモリ中に記憶されるのではな（、まとまった全体とし
てメモリの一区画に記憶される。

米国特許第４１１６４４４号は、ビデオ画面上で移動オ
ブジェクトの位置を変更するための時分割ハードウェア
のシステムに関する。この方法は、オブジェクト記憶メ
モリを有し、それは各垂直リトレース期間に更新され、
また次の水平ビデオ・ディスプレイ線を発生する水平メ
モリの情報を与えるために各水平リトレース期間に走査
される。

この水平メモリは適切な水平位置にオブジェクト識別コ
ードを含み、実際のビデオ画像は、そのオブジェクト・
コードに応答するグラフィックス発生器と画像メモリに
よって生成される。

米国特許第４６４２７９０号は、オペレータがウィンド
ウまたはフォーマットされたアプリケーション・データ
に含まれるデータを画面上の選択された表示窓に表示す
るためのディスプレイ端末を有する対話的ディスプレイ
・システムに関する。

このシステムには読取記憶と仮想記憶の両方が設けられ
、その記憶に、表示インターフェース・サービスが、ユ
ーザーによって呼び出された各アプリケーションのフォ
ーマットされた全体のデータを動的にロードする。そし
て、画面マネジャが、規定されたウィンドウ中に含まれ
るデータを、ユーザーが決定し、ウィンドウを眺めるた
めの画面上の表示窓の対応する位置によって決定された
プログラム可能シンボル・リフレッシュ・バッファの位
置にマツプする。

米国特許第４６５６５９６号は、ビデオ・メモリ及びシ
ステム・メモリとして使用されるＤＲＡＭを制御するこ
とに関連する。このビデオ・メモリとビデオ・メモリ会
コントローラは通常、データΦプロセッサと、ビデオｅ
メモリと、ビデオ拳メモリ・コントローラと、ＣＲＴコ
ントローラと、ＣＲＴディスプレイ装置を含むビデオ争
システムの一部である。ビデオ・メモリ・コントローラ
は、データ・プロセッサからの行アドレスを記憶するた
めの行アドレス−ラッチと、データ・プロセッサからの
列アドレスを記憶するための列アドレス・ラッチと、メ
モリ・リフレッシュ・アドレスを記憶するためのリフレ
ッシュ・アドレスルジスタと、ＣＲＴ７”イスプレイを
更新するのに必要なアドレスを順次発生するためのディ
スプレイ更新発生器とを含む。

そして、マルチプレクサが、メモリｅリフレッシュ及び
ディスプレイ更新のタイミングを発生するメモリ・サイ
クル発生器の制御の下で適正なアドレスをビデオ・メモ
リに加える。また、調停装置が、−度に、可能なメモリ
・サイクルのうちの１つのみを有効化する。データ・プ
ロセッサは、ディスプレイの各水平線の初期期間メモリ
・リフレッシュよりも高い優先度をもち、一方、メモリ
・リフレッシュは、各水平線の最終期間データ・プロセ
ッサよりも高い優先度をもつ。

米国特許第４６５６５９７号は、ビデオ・モニタ上のデ
ィスプレイを最小数のメモリ転送サイクルで変更する能
力をもつビデオ・システムに関する。このビデオ嗜シス
テムは、処理されたデータを表示するためのモニタと、
表示すべきデータを処理するためのプロセッサ手段と、
行アドレスによってアドレス可能な複数の平面に分割さ
れたディスプレイ・メモリ手段を有し、ディスプレイφ
メモリは、プロセッサ手段によって処理されたデータを
記憶する。プロセッサ手段によって処理される別の追加
的なデータのソースがあり、これはディスプレイ・メモ
リ中に記憶されＣＲＴモニタによって順次表示されつつ
あるものである。制御手段は、データ・ソースと、プロ
セッサと、ディスプレイ−メモリと、ＣＲＴモニタの間
のデータ転送を制御し、行アドレス無効化回路を含む。

行アドレス無効化回路は、メモリ平面に書込可能化信号
を与えるための複数の出力論理を有する。各メモリ平面
は、交差見出出力論理回路に接続されている。選択手段
は、メモリ平面に書込むべきデータのソースを選択する
。行アドレス無効化手段は、予定の数のメモリ平面と同
時に、それと同一の予定の数の出力論理回路に書込みイ
ネーブルを与える。

米国特許第４６６０１５６号は、プロセッサと、ＣＲＴ
モニタと、ビデオ−メモリと、テキスト及びグラフィッ
クスの両方のモードで表示すべきデータを高速に転送す
るＣＲＴコントローラを有するビデオ・システムに関す
る。

Ｃ１発明が解決しようとする問題点 本発明の目的は、ディスプレイｅシステムのための改善
されたディスプレイ・アダプタを提供することにある。

本発明の他の目的は、ワークステーションのための仮想
ディスプレイ・アダプタを提供することにある。

本発明の他の目的は、メモリ中のデイズブ１／イ・ビッ
トマツプを走査することができ、グラフィック◆ハード
ウェア・アシストから仮想アドレスが物理アドレスに変
換される仮想ディスプレイ・アダプタを提供することに
ある。

本発明の他の目的は、アプリケーションがビットマツプ
の状況を通知される必要のない透過的な様式で、局所メ
モリ、システム・メモリ、またはページ・メモリ中で仮
想ディスプレイ・アダプタがビットマツプを操作するよ
うにさまざまなビットマツプの状況を決定することので
きる仮想ディスプレイｅアダプタを提供することにある
。

本発明の他の目的は、複数のタスクが拡張機能を使用で
きるようにするために、内部状況の全体をセーブし、後
でその状況を回復することができろ仮想ディスプレイ・
アダプタを提供することにある。

本発明の他の目的は、−時的にワークステーション中の
メモリにはないディスプレイ拳ビットマツプを処理する
ことができ、その事実を認識して、見当らないページを
回復してハードウェア拡張機能を継続する能力をもつ仮
想ディスプレイ・アダプタを提供することにある。

本発明の他の目的は、ページ付けされたメモリ中でビッ
トマツプ・ディスプレイを操作する仮想ディスプレイ・
アダプタを提供することにある。

Ｄ０問題点を解決するための手段 本発明によれば、ディスプレイ−コントローラの拡張機
能をメモリの広い領域で使用する事を可能ならしめると
ともに、通常のシステム用途（コード、スタック、デー
タなど）のためにこの広いメモリ領域に対して有効にア
クセスすることを可能ならしめる仮想ディスプレイ・ア
ダプタが実施される。また、ベージング機構により、仮
想ディスプレイ・コントローラが、ビットマツプをして
非連続および非常駐であることを可能ならしめる。

こうして、要求時ページ仮想メモリ環境の完全な柔軟性
が、ディスプレイ・タスクによる使用のために拡張され
る。この柔軟性により、単一の拡張仮想ディスプレイ・
コントローラが、ビットマツプのサイズまたは数に厳密
な制限を課されることなく広いビットマツプを処理する
ことが可能となる。

本願発明で説明する仮想ディスプレイ令アダプタと、プ
ロセッサに対する現存する仮想メモリ拡張機能に関連し
て、それが、あたかも実存するかのようにほとんど無制
限の量のメモリのアドレスを可能ならしめるという点で
表面的なアナロジを言い述べることができる。すなわち
、この広いメモリ・アドレス・スペースを使用するとき
、アプリケーションハ、アドレス位置がシステム拳メモ
リ中に存在するか否かに係わる必要がない。見当らない
ページがアクナスされたとき、その見当らないページを
回復するためにページ・フォールト・ルーチンが使用さ
れる。標準的な仮想メモリ機構もまた仮想ページを実メ
モリ内で分散させることを可能ならしめ、仮想アドレス
は、実メモリ内で連続である必要はない。

しかし、本願発明で説明する仮想ディスプレイ・アダプ
タは、仮想メモリに見られない別の利点を有する。その
主な相違点は、実メモリ位置を、多くの異なる実メモリ
・サブ・システムに出現すせるためにハードウェアを使
用することである。

その実メモリ位置は、システム・メモリ、ディスプレイ
・メモリ、システム・バス−アダプタ上のメモリ、また
はローカルφエリア・ネットワーク上のメモリ・ブロッ
クを介してアクセスされる遠隔コンピュータ上のメモリ
であってよ〜・。

本願発明で説明する仮想ディスプレイ・アダプタの、慣
用的な仮想メモリからの別の相違点は、仮想メモリ・コ
ントローラを、この場合ディスプレイ・コントローラで
ある、特定のハードウェア・コプロセッサと組合せたこ
とにある。仮想メモリ変換機構をコントローラと組合せ
ることによって、手許の特定のタスクに最適であるよう
に、仮想変換アルゴリズムを選択することができる。プ
ロセッサ・タスクの一般的性質に適合する変換アルゴリ
ズムのタイプは、ディスプレイ−コントローラで最適に
働（アルゴリズムとは異なる。例えば、ディスプレイ・
アダプタのための変換ルックアサイド・バッファ（ＴＬ
Ｂ）を、ソースと宛先のバッファに分離することができ
る。この分離により、通常実現される以上の変換ルック
アサイドバッファのヒツトが達成される。

Ｅ、実施例 以下、−貫的（ｃｏｎｓｉｓｔｅｎｔ　）　　メモリ・
モデルの概念を導入する仮想ディスプレイ・アダプタが
開示される。そして、物理的に表示可能なメモリと、通
常のシステム・メモリの両方で全ての拡張ディスプレイ
機能を使用することができる。

また、アプリケーションはもはや、現在あるメモリの内
容がユーザの画面に現在表示されているかどうかを知る
必要はなくなる。しかし、これは解決策の一部である。

というのは、複数のタスクのめいめいに個別のウィンド
ウが与えられて℃・るとき、膨大な量のメモリが必要と
なるからである。

本発明は、要求時ページ仮想ビットマツプの概念を導入
する。このベージングの背後にある概念は、メモリを、
典型的には４キロバイトである、多くの個別のセクショ
ンまたはページに分割することである。これらのページ
は、めいめいが同一サイズなので、実メモリ中で容易に
混在させることができる。また、仮想メモリと物理メモ
リの間のマツピングを示すために、ページ−テーブル（
これは、本質的には、ビットマツプのセクションがどこ
にあるかをしめず「アドレス・ブック」である）が維持
される。

ベージングされるビットマツプをサポートするには、ペ
ージ・テーブルに適正にアクセスする方法を知っている
特殊なディスプレイ・コントローラが必要である。この
仮想ディスプレイ・コントローラは、それがアドレスを
発生したときはいつでもページ・テーブルにアクセスす
る。例えば、仮想ディスプレイ・コントローラが線を引
（とき、その線上の相継ぐ各点が新しいアドレスによっ
てあられされる。この新しいアドレスは仮想アドレスで
あって、物理的画素アドレスに変換するためにベージ赤
テーブル中で参照される。ページ・テーブル中でアドレ
スを参照している間に、仮想ディスプレイ・コントロー
ラはまた、その仮想アドレスが実際にメモリのどこかに
あるかどうかを確認するためのチエツクを行う。そして
もしそうでなければ、その仮想アドレスがフェッチされ
（多分ディスクから）、ページ・テーブルが更新される
。次に参照が完了１−１線上の点が描かれる。物理的ペ
ージは、仮想ページと同一の順序である必要はなく、そ
の割当てに空白（ｈｏｌｅｓ　）があってもよい。仮想
ディスプレイ・コントローラは各アドレスを参照して、
すべてのページが在駐しているのではないときに生じる
状況を処理することができるので、新しいビットマツプ
は、大量のメモリを結合する必要はない。そうではなく
てむしろ、メモリは、必要に応じて割当てることができ
るのであり、従い、メモリの大きな連続的なブロックが
作成される間に新しいビットマツプが作成される毎にユ
ーザが長い時間待たされるということはない。ページ・
テーブルを読むことによって仮想アドレスの存在をチエ
ツクするだけでな（、ディスプレイ・コントローラは「
読取」及び「書込」の許可についてチエツクし、ページ
会テーブル中の「アクセス済み」及び「使用済」ビット
を保守する。

一度に複数のビットマツプまたはウィンドウを使用する
場合、単一のディスプレイ−コニｙ　）　ｏ　−ラにそ
れらをサポートさせるのが望ましい。これには２つの条
件が必要である。すなわち、（１）ディスプレイ・コン
トローラがその機能を他のメモリ領域にも適用できるこ
と。

（２）ディスプレイ・コントローラの状況をセーブ及び
回復できること。

仮想ディスプレイ−コントローラはその第１の条件を、
ベージング機構の使用を通じて処理する。

すなわち、アドレスが、ベージ争テーブルを介して再方
向付けされる。第２の条件は、ディスプレイ・コントロ
ーラをして、既知の状態へと中断させることにより満足
される。そして、−旦中断されると、内部状態へ４のア
クセスにより、中断されたタスクのディスプレイ状態の
セーブが可能となり、新しいタスクの状態がそれに置き
換わる。そしてディスプレイ番コントローラは、この新
しい状態で再開することができる。

さて、第１図を参照すると、ワークステーションで使用
される仮想ディスプレイ・アダプタが図示されている。

第１図において、プロセッサ１００は、典型的にはアプ
リケーションを走らせることや、さまざまな装置を制御
することや、計算などの多くの機能を実行する。ディス
プレイ・アプリケーション（ディスプレイ・アプリケー
ションにはテキスト出力や、グラフィック出力や、画像
出力などがある）が走行しているとき、アプリケーショ
ンは、仮想ディスプレイ・アダプタ１１０中の拡張機能
にアクセスを有する。これらの拡張機能は、従来の典型
的なグラフィック／テキスト／画像動作に対して著しい
性能の向上を呈する。

仮想ディスプレイ・アダプタは、これらの機能を、ビッ
トマツプの操作のためのすべてのアプリケーションに与
える。ビットマツプは、ディスプレイ・メモＩＪ１２０
、システム・メモリ１３０、またはディスク１５０上の
どれかに存在することができる。第１図にはそのような
５つのビットマツプが示されている。ビットマツプ１２
１及び１２２はディスプレイｅメモリ１２０中にあり、
ビットマツ７”１３１．１３２及び１６３はシステム・
メモリ１６０中にある。システム争メモリ１３０はまた
、コード１３４、データ１５５、ページ働テーブル１３
６及びスタック１３７などの他の情報も含んでいる。仮
想ディスプレイ・アダプタ１１０は、ディスプレイ・メ
モリ１２０にビットマツプを描くときと、システム・メ
モリ１２０にビットマツプを描くときと、システム・バ
ス１６０を介してアクセスされる他の装置１７０中に含
まれる他のメモリ中にビットマツプを描くときにアプリ
ケーションが拡張機能を利用できるようにする。ディス
プレイ拳メモリとシステム・メモリの重要な相違点は、
ディスプレイ・メモリ中のビットマツプのみが直接ビデ
オ脅ディスプレイ１４０上に表示し得るものである、と
いうことである。

仮想ディスプレイ会アダプタは、ビットブロック領域の
使用を通じてシステム・メモリとディスプレイ−メモリ
の間のビットマツプの高速転送を行なう。

尚、本発明が、システムと、ディスプレイ及びコンビ÷
−タ・システムによって必要とされる他の情報を含む単
一の大規模メモリに適用可能であることを理解されたい
。すなわち、単一メモリまたは複数メモリ装置のどちら
がコンピュータ・システムの一部であれ、同一の仮想的
間接概念が利用される。

第２図は、グラフィック−ノー−ドウエア・ビットマツ
プ更新のための仮想間接アドレス指定の使用を説明する
図である。これにおいて、グラフィック動作を実行する
ために、プロセッサ８００が仮想ディスプレイ会アダプ
タ８１０を指令する。

仮想ディスプレイ・アダプタ内のグラフィック支援機能
が、仮想ビットマツプ８２０内の動作を完了するために
、適正なアドレスの列を発生する。

しかし、グラフィック支援機能によって発生されたアド
レスは、ベージング・ハードウェア及びページ・テーブ
ルを介して物理メモリ８４０に変換される。ページ・テ
ーブルのエントリは、ページ−テーブルΦエントリ８３
１．８５２．８３４．８３５などの物理的メモリのペー
ジを指し示すか、または、ページ・テーブル・エントリ
８３３などにその仮想ページが存在しないことを表示す
る。

ページが存在すると仮定すると、仮想ディスプレイ噛ア
ダプタ８１０内の仮想変換機構がアドレスを変換し、物
理ページ８４１．８４２．８４３または８４４中でグラ
フィックス動作を行う。その結果は、第２図に示すよう
に、仮想ビットマツプ８２０が、物理ページ８４１．８
４２．８４３．８４４及び８４５と、（物理メモリに対
するポインタをもたないページ番エントリ８５５によっ
て示される）不存在ページの間で分散される。

第６図は、第１図の仮想ディスプレイ・アダプタ１１０
のブロック図である。これは、グラフィクーハードウェ
ア拡張機能論理ブロック２００と、仮想変換及びビット
マツプ位置決定論理ブロック２１０と、それぞれディス
プレイ・メモリと、システム彎メモリド、システムＩＩ
ハスーメモリにアクセスするための５つのコントローラ
２２０．２３０、及び２４０を有する。グラフィック−
ハードウェア拡張機能論理ブロック２００は、プロセッ
サ１００またはシステム慟バス１６０上の他のマスクか
らの要求に基づき、ビット境界ブロック、線引き、画素
操作などのさまざまな機能的支援を与える。ブロック２
００は、グラフィック・ノ・−ドウエアが、グラフィッ
ク動作を実行しているときにビットマツプ内で適切にア
ドレスを発生することができるように、さまざまなビッ
トマツプの属性を記述する。これらのアドレスは次に、
仮想変換論理２１０に渡される。仮想変換およびビット
マツプ位置決定論理ブロック２１０は、グラフィック・
ハードウェア拡張機能ブロック２００からのビットマツ
プ・アドレスを変換しその要求を適当なコントローラに
渡す。表示メモリ・コントローラ２２０は、ディスプレ
イ・メモリ１２０とのデータの読み書きのために適切な
制御とアドレスの順序付けを行う。システム龜メモリー
コントローラ２３０は、システムφメモリとのデータの
読み書きのために適切な制御とアドレスの順序付けを行
う。システム争バス・コントローラ２４０は、システム
・バス１６０とのデータの読み書きのために適切な制御
とアドレスの順序付けを行う。

また、システム・バス１６０ｔ−介してコントローラ２
４０によってアクセスされろ他のデバイス１７０のため
の他のコントローラを設けてもよい。

第４図は、第６図のグラフィック・ノ・−ドウエア拡張
機能論理ブロック２００のより詳細なブロック図である
。プロセッサ１００かものシステム書バス・データ、ア
ドレス及び制御線は、グラフィック内部レジスタ３００
及びビットマツプ記述子レジスタ３１０をセットする。

グラフィック内部レジスタ３００は、画素データ・フロ
ー論理５４０に制御情報を与えるべ（デコードされる。

グラフィック内部レジスタ３００はまた、線引き、ビッ
ト・ブロック及び画素操作コントローラ３２０に対して
動作要求を発生するため釦もデコードされる。コントロ
ーラ３２０は、所望の画素操作を完成するために適切な
一連の画素アドレスを生成する。線引きの場合、アドレ
スが、開始画素を線に沿って最終画素に接続する画素の
列に従う。

画素アドレスを発生しつつある間、コントローラ５２０
はまた、適正な画素のマスク・シフＩ・及び論理機能が
実行されるように画素データ・フロー論理３４０に制御
情報を送る。

内部レジスタ３００、コントローラ５２０及び画素デー
タ・フロー３４０の組合せは、グラフイク集積回路とし
て（バス・インターフェース、ＣＲＴコントローラなど
とともに）可用的に寄せ集められている。例えば、ＮＥ
ＣＰＤ７２２０グラフィック・ディスク゛レイ拳コント
ローラは、これらの機能を実行するためにチップのブロ
ック・ダイヤグラム中に「描図コントローラ」を含む（
ＮＥＣの１９８４Ｍｉｃｒｏｃｏｍｐｕｔｅｒ　Ｐｒｏ
ｄｕｃｔｓＤａｔａ　　Ｂｏｏｋの６ないし４８ページ
参照）。別の例とｌ−では、インテル８２７８６０ＨＭ
ＯＳグラフィックス・コプロセッサがあり、これは、こ
れらの機能を実行するためにそのブロック・ダイヤグラ
ムに「グラフィックス−プロセッサ」をもつ（１９８６
年５月付８２７８６データシートの４ペ一ジ第２図を参
照）。ビットマツプ記述子レジスタ３１０は、コントロ
ーラ３２０が任意の時点でアクセスすることができる各
ビットマツプに対応スる２８ビツトのビットマツプΦペ
ースゆボインクを含んでいる。ビットマツプｅベース瞭
ポインタは、仮想アドレス空間（例えば、仮想アドレス
空間は、２８ビツトまたは２５６メガノ（イトである）
中のビットマツプのベースである。ビットマツプ記述子
レジスタはまた、各ビットマツプの画素毎のビットの数
を表示する。ビットマツプ・アドレス計算機３３０は、
画素毎のビットの数に基づき、画素アドレスをメモリ・
バイト・アドレスに変換する。例えば、参照されている
ビットマツプ中の画素が８ビット画素であるなら、それ
をバイト骨アドレスにするために画素アト１／スをシフ
トする必要はない。しかし、参照されているビットマツ
プ中の画素が４ビット画素なら、バイト・アドレスを形
成するために２で割る（１ビツト右へシフト）シな（て
はならない。そのバイト・アドレスは次に、ビットマツ
プ拳アドレスを形成するためにビットマツプ・ベース・
アドレスに加えられる。第２図を参照すると、ビットマ
ツプ・アト１／スは、グラフィック舎ハードウェア拡張
機能論理ブロック２００かも仮想変換及びビットマツプ
位置決定論理ブロック２１０に流れる。

第５図は、第３図の仮想変換及びビットマツプ位置決定
ブロック２１０のより詳しいブロック図である。これに
おいて仮想変換ブロック４００は入来ビットマツプ・ア
ドレスを受領して、仮想アドレスから物理アドレスへの
変換を実行する。この変換処理は、メモリに対する変換
要求、及びプロセッサ割込を発生する。この変換要求は
、要求アドレスとともに、３つの範囲比較ブロック４１
０．４２０及び４３０に供給される。この範囲比較ブロ
ックは、要求アドレスに基づき、要求されたメモリ位置
が個々の領域にあるかどうかを判断する。

ディスプレイ−メモリ・アドレス範囲比較論理４１０な
いし４１４は、要求アドレスを、プロセッサ１（第１図
）によってセットされた内部レジスタ４１０及び４１１
に比較することによって、要求アドレスがディスプレイ
・メモリ１２０（第１図）中のメそり位置であるかどう
かを判断する。

もし要求アドレスがディスプレイ・メモリ中にあるなら
、ディスプレイ・メモリ要求が発生され、要求アドレス
がディスプレイ−メモリ・コントローラ２２０（第３図
）に渡される。「以下」コンパレータ４１２は、仮想変
換ブロック４００かもの要求アドレスが、ディスプレイ
拳メモリ・アドレス範囲の上限値４１０より小さいかど
うかを判断する。「以上」コンパレータ４１３は、要求
アドレスが、ディスプレイ・メモリ・アドレス範囲の下
限値４１１よりも大きいかどうかを判断する。

もし要求アドレスがその上限値よりは小さ（且つ下限値
よりは大きいなら、ＡＮＤゲート４１４の出力はディス
プレイ・メモリ要求であり、これはディスプレイ会メモ
リ拳コントローラ２２０（第３図）に渡される。

同様に、システム・メモリ台アドレス範囲比較論理４２
０ないし４２４は、メモリ位置がシステム・メモリ１３
０（第１図）にあるかどうかを判断するために要求アド
レスを内部レジスタと比較する。システム拳メモリ・ア
ドレス範囲の上限値Ｉｄ　Ｌ／　ラスタ４２０中に記憶
されており、システム・メモリ・アドレス範囲の下限値
はレジスタ４２１中に記憶されている。もし要求アドレ
スがその下限以上且つその上限以下なら、システムφメ
モリ要求がシステム・メそり・コントローラ２５０（第
３図）に渡される。

システム・パスｅアドレス範囲比較論理４５・０ないし
４５４はまた、要求アドレスとの比較を実行し、もしそ
の比較判断が肯定的となるなら、システム・バス拳コン
トローラ２４０　（第３図）Ｋ要求がなされ、アドレス
が渡される。またもし上記３つの判断が何れも否定的で
あったなら、要求アドレスはエラーであると考慮され、
仮想変換ブロック４００に通知がなされ、以てプロセッ
サに割込みをかけることができる。

第６図は、第５図の仮想変換ブロック４００の詳細なブ
ロック図である。ビットマツプ仮想アドレスは上位ビッ
ト２７ないし１５、中位ビット１４ないし、及び下位ビ
ット１１ないし０に分けられる。その下位ビットはペー
ジ内のビットマツプ−アドレスをあられし、このことは
仮想ビットマツプ・アドレスと物理ビットマツプ拳アド
レスの両方について同様である。高位ビットと中位ビッ
トは結合してページ・アドレスを形成する。・性能上の
理由から、仮想アドレスが変換されるときは何時でも、
結果の物理アドレスがバック７５２０に記憶される。次
に同一の仮想アドレスに対する要求が後で生じたとき、
物理アドレスへの変換は単に物理アドレス・バッファ５
２０中でのテーブル・ルックアップだけで行うことがで
きる。このため例えばそのような８個のバッファが存在
する。

中位アドレス・ビット１４ないし１２は、８個のアドレ
ス・バッファのうちのどれが、予め変換されたアドレス
を含むかを判断するために使用される。仮想変換ブロッ
クは、変換処理を制御するためのコントローラ５４０を
含む。高位アドレス・ビットは、コンパレータ５１０を
使用して、仮想アドレス・バッファ５００中の記憶され
た仮想アドレスに比較される。そしてもしアドレスが一
致するなら、変換ヒツト信号がアクティブとなる。

もしそのエントリに対するレジスタ５３０中の有効ビッ
トもアクティブなら、高位及び中位物理アドレス中ビッ
トとして対応する物理アドレス台バッファ５２０が使用
される。これらのビットは、ビットマツプ中アドレス５
８０を作成するために下位ビットマツプ・アドレス・ビ
ットに連結され、マルチプレクサ５６０がそれを要求ア
ドレスとして引き渡す。もし特定のエントリに対して変
換ヒツトが存在せず有効ビットがアクティブでないなら
、仮想アドレスを変換ｌ−なくてはならない。

第７図は、典型的なページ・テーブル・エントリ会フォ
ーマットである。これにおいて、３２ビツト噂エントリ
が、４バイト配列アドレスで記憶されている（バイト会
アドレスの下位２ビツトはゼロである）。ビット３１か
ら１５までは、そのエントリに対応する仮想ページの高
位物理アドレスｅビット２７から１２までを含む。ビッ
ト１５は存在ビットであり、このビットが立っているな
ら、その物理ページがビット３１ないし１６中の物理ア
ドレスでメモリ中に存在する。もしそのビットが立って
いないなら、そのページは物理メモリ中に存在しない。

ビット１４は使用済（ｄｉｒｔｙ）ビットであり、もし
これが立っているなら、これは最初に物理メモリに変換
されたので、そのページは既に更新されている。ビット
１３はアクセス済ビットであり、これが立っているなら
、このビットは最後にりヒツトされたのでそのページが
既にアクセスされている。アクセス済ビットを周期的に
走査してリセットすることが、どのページが最近アクセ
スされたかを判断する１つの方法であり、これはページ
置換アルゴリズムを決定するときに有用である（必要な
ページにスペースを与えるために、最も古（アクセスさ
れたページを物理メモリから転出させるとき、多（の場
合性能の向上が達成される）。ビット１２ない１−１０
は保護目的でページを類別する方法を与える。このビッ
トは、ページにアクセスを許可されるプロ七スのレベル
を識別し、ページが読取専用であるかどうかを表示し、
ページが命令の記憶のためだけに使用され得ることを表
示するなどのさまざまな方法で使用することができる。

ビット９ないし０は、定義されておらず、他のさまざま
な目的に使用することができる。

第８図は、仮想アドレスをページ・テーブルを介して物
理アドレスに変換する必要がある場合の変換処理を詳細
に説明するフローチャートである。

第８図のフローチャートを説明する際に、第６図のハー
ドウェア装置が参照される。仮想アドレス拳コントロー
ラ５４０は状態７００１すなわち遊休状態で待機し、ビ
ットマツプ要求を待つ。ビットマツプ要求を検出すると
、状態７１０に入り、ビットマツプ仮想アドレス中ビッ
ト＜２７：１５＞が、正しい仮想アドレス晦バッファ５
００の内容に比較される。この正しい仮想アドレス・バ
ッファとは、ビットマツプ仮想アドレス・ビットく１４
：１２）（３ビツト・アドレス、８エントリ）によって
アドレスされるようなものである。バッファ５３０中の
正しい有効ビットもまたビットマツプ仮想アドレス中ビ
ット（１４：１２＞によってアドレスされ、仮想バッフ
ァ５００と物理バッファ５２０がともに有効データを含
むことを表示する。もしコンパレータ５１０が変換ヒツ
トを示しバッファ・エントリが有効であるなら、状態７
７０が状態７１０を受継ぎ、そうではないなら状態７２
０が状態７１０に続く。状態７２０では、仮想コントロ
ーラ５４０から変換要求が送られ、変換アドレス５７０
が要求アドレスとしてマルチプレクサ５６０を介して送
られる。変換アドレス５７０は、ページ・テーブル・エ
ントリの位置の高位アドレス・ビットを含むページ・テ
ーブル・ベース・レジスタ５５０と、ビットマツプ高位
仮想アドレス・ビットからなり、３２ビツト境界上でバ
イト・アドレスと整合するための２つのゼロをもつこと
になる。そうして、状態７３０に入る。

状態７３０では、仮想コントローラ５４０が３つのコン
トローラ２２０．２３０または２４０（第３図）のうち
の１つからのメモリ承認及びページ・データを待つ。そ
して応答を受は敗ると、状態７４０に入る。状態７４０
では、ページ・テーブル−エントリ５５０中の存在ビッ
ト（第７図）がチエツクされる（このビットが立ってい
るとい５ことは、参照されたページがページ・エントリ
中の物理アドレスに実際に存在することを示す）。

また状態７４０にある間に、保護ビットがチエツクされ
る。保護ビットをチエツクすることは、読取専用ページ
に書込みが生じないことと、アプリケーションｅレベル
ーコードがシステムφレベル・データを改変できないよ
うにすることを保証し、ユーザが別のユーザのデータを
改変することを防止する。もしページが存在し保護チエ
ツクがＯＫであれば、状態７６０に入り、さもなければ
状態７４０の後状態７５０に入る。

状態７６０では、ページ・テーブル・エン）　リの物理
アドレス部分が正しい物理アドレス・バッファ５２０中
でラッチされ、正しい有効ビットが論理ブロック５３０
からセットされ、仮想アドレス・バッファ５００中で仮
想アドレスがラッチされる。状態７６０で、アクセス済
ビットが立てられ、ビットマツプ要求が書込なら使用済
ビットをセットするようにページ・テーフ゛ル拳エント
リが修正される。次に読取・修正・書込の書込部分に使
用するために、修正されたページ・テーブル・エントリ
がメモリに送られる。状態７６０の後には状態７７０が
続く。状態７７０では、物理アドレス・バッファ５２０
からの物理アドレスがビットマツプ仮想アドレスと組合
わされてビットマツプ・アドレス５８０が形成され、こ
れが要求アドレスとして、仮想コントローラ５４０から
のビットマツプ要求とともに（マルチプレクサ５６０を
介して）送られる。状態７７０の後は、遊休状態である
状態７００に入る。

状態７５０では、プロセッサに割込が送られ、これは不
存在ページ・フォールトまたは保護ページ・フォールト
をあられす。実際のフォールトは、仮想コントローラ７
２０中の内部レジスタを読むことによってプロセッサに
より決定することができる。次に、フォールトを修復す
るためにプロセッサ１００によってフォールト処理プロ
グラムが走行される。これは、見当らないページをロー
ドするか、または保護レベルを侵しているアプリケーシ
ョンを停止させるかのどちらかによって行なわれる。そ
して、見当らないページがロードされページ・テーブル
令エントリが調節された後は、グラフィック動作が再開
される。

次に述べるビットマツプ更新の例は、第１図ないし第８
図に関連するものである。例えばプロセッサ１００（第
１図）上で走るアプリケーションが線を引きたいと望ん
でいるなら、そのアプリケーションは、グラフィック支
援ハードウェア２００（第３図）内の内部レジスタ（よ
り詳細にはグラフィック内部レジスタ３００（第４図）
）とグラフィック支援ハードウェア２００（第３図）中
の適当なビットマツプ記述子をセットするために一連の
ＩＯを実行する。第４図を参照すると、コントローラ５
２０が適切な一連の画素アドレスを計算シ、これがビッ
トマツプ・アドレス計算機５３０に送られる。アドレス
計算機３３０は、ビットマツプ仮想アドレス及びビット
マツプ要求を発生するために、画素アドレス及びビット
マツプ記述子を使用する。仮想アドレス及びビットマツ
プ要求は、仮想変換及びビットマツプ位置決定ブロック
２１０（第３図）に送られる。これは、第５図の仮想変
換ブロック４００により詳しく示されており・、またさ
らに第６図を参照して詳述される。

第６図を参照すると、ビットマツプ仮想アドレス・ビッ
ト２７ないし１５がコンパレータ５１０と仮想アドレス
争バックア５００に渡される。このビットマツプ要求は
仮想コントローラ５４０に送られる。仮想コントローラ
５４０は、第８図に示されている状態の列を経過して、
（変換ヒツトがないと仮定すると）初期的に変換要求を
生ぜしめる。この変換要求アドレス５７０は、ページ・
テーブル−ベース・レジスタ５５０と、ビットマツプ仮
想アドレス・ビット２７ないし１２と、（４バイト境界
上に配置するための）２つのゼロからなっている。この
変換アドレスはマルチプレクサ５６０によって選択され
、アドレス範囲比較ブロック４１０−４１４．４２０−
４２４及び４３０−４３４（第５図）に渡される。この
ときアドレスがシステム・メモリ・アドレス範囲にある
と仮定すると、「以下」コンパレータ４２２（第５図）
及び「以上」コンパレータ４２３（第５図）の出力がと
もに高レベルとなり、ＡＮＤゲート４２４（第５図）か
らシステム・メモリ要求を生じさせる。このシステム・
メモリ要求はシステム・メモリ・コントローラ２３０（
第６図）に渡される。

システム−メモリ命コントローラ２３０は、システム・
メモＩＪ　１３０　（第１図及び第３図）に対するメモ
リ読取・修正・書込サイクルを実行し、ページ・テーブ
ル幸エントリを仮想変換ブロック４００（第５図、及び
より詳細には第６図）に渡す。

第８図の状態図を参照すると、ページ存在及び保護チエ
ツクが実行され、ページ・テーブル・エントリ（第７図
参照）の物理アドレス部分が物理アドレス・バッファ５
２０（第６図）にラッチされ、アクセスされたページ・
テーブル・エントリと使用済ビットが修正され、読取−
修正・書込が完了する。次に仮想コントローラ５４０（
第７図）が、ビットマツプ要求とともにマルチプレクサ
５６０（第７図）を介して物理アドレス５８０を出力す
る（状態７７０）。この要求アドレスは範囲比較ブロッ
ク４１０−４１４．４２０−４２４及び４３０−４３４
（第５図）で比較され、そのビットマツプがどこにある
かが決定される。このとき、ビットマツプがディスプレ
イ・メモリ中にあると仮定すると、要求アドレスが、コ
ンパレータ４１３によって表示メモリ範囲４１１の下限
より大きいことが検出され、コンパレータ４１２によっ
てディスプレイ−メモリ範囲４１０の上限より小さいこ
とが検出され、以てＡＮＤゲー）４１４（第５図）から
のディスプレイ・メモリ要求がもたされる。ディスプレ
イ中メモリ争コントローラ２２０（第３図）は次に、画
素データー７０−３４０（第４図）によって供給される
データを使用して適切なサイクルを実行する。

Ｆ８発明の詳細 な説明したよ５に、この説明によれば、すべてのグラフ
ィック拡張機能を、フレーム・バッファと通常のシステ
ム・メモリの両方で使用可能ならしめる一貫的なメモリ
φモデル構成能力をビデオ・ディスプレイ・コントロー
ラがもつようになる。

【図面の簡単な説明】

第１図は、仮想ディスプレイ・アダプタを含むビデオ・
ディスプレイ−ワークステーションのブロック図、 第２図は、ビットマツプを更新するためにグラフィック
支援ハードウェアが使用されるときの仮想間接アドレス
指定を説明する図、 第６図は、第１図に概略的に示されている仮想グラフィ
ックｅアダプタの詳細なブロック図、第４図は、第６図
に概略的に示されているグラフィック・ハードウェア拡
張機能論理の詳細なブロック図、 第５図は、第３図に概略的に示されている仮想変換及び
ビットマツプ位置決定論理の詳細なブロック図、 第６図は、第５図に概略的に示されている仮想変換論理
の詳細なブロック図、 第７図は、ページ・テーブル−エンド！Ｊ　−７オーマ
ツトを示す図、 第８図は、第６図に示す仮想コントローラによって実行
される仮想アドレス変換方法のフローチャートである。 出ａ人　インタｉｂ４けルφビジネス・マシーンズφコ
一減ト→タンチー７・アドレス 及び′刷郵 笛 纂

Claims (3)

【特許請求の範囲】
1. （１）ビデオ・ディスプレイに情報を表示するコンピュ
   ータ・グラフィックス・システムにおいて、 （ａ）ディスプレイ情報を作成するための拡張ディスプ
   レイ機能を含むディスプレイ・アプリケーションを走ら
   せるための情報信号を与えるプロセッサと、 （ｂ）上記ビデオ・ディスプレイ上に表示するための表
   示情報を物理アドレスにおいて記憶することを含むシス
   テム情報を記憶するメモリと、 （ｃ）上記プロセッサからの上記情報信号に応答して仮
   想アドレスを発生し、ディスプレイ情報を作成すべき上
   記メモリ中の物理アドレスを決定するために、上記仮想
   アドレスを物理アドレスに変換するためのディスプレイ
   制御手段、とを具備するコンピュータ・グラフィツクス
   ・システム。
2. （２）ビデオ・ディスプレイに情報を表示するコンピュ
   ータ・グラフィックス・システムにおいて、 （ａ）ディスプレイ情報を作成するための拡張ディスプ
   レイ機能を含むディスプレイ・アプリケーションを走ら
   せるための情報信号を与えるプロセッサと、 （ｂ）表示情報を物理アドレスにおいて記憶することを
   含むシステム情報を記憶するシステム・メモリと、 （ｃ）上記ビデオ・メモリ上に表示するためのディスプ
   レイ情報を物理アドレスにおいて記憶するディスプレイ
   ・メモリと、 （ｄ）上記プロセッサからの上記情報信号に応答して仮
   想アドレスを発生し、上記複数のメモリのうちのどのメ
   モリ中に上記表示情報を作成すべきかを決定するために
   、上記仮想アドレスを物理アドレスに変換するためのデ
   ィスプレイ制御手段、 とを具備するコンピュータ・グラフイツクス・システム
   。
3. （３）ビデオ・ディスプレイに情報を表示するコンピュ
   ータ・グラフィックス・システムの動作方法において、 （ａ）ディスプレイ・ビットマップを作成するための拡
   張ディスプレイ機能を含むディスプレイ・アプリケーシ
   ョンを走らせるためにプロセッサから情報信号を与える
   段階と、 （ｂ）システム情報をも記憶するシステム・メモリ中に
   物理アドレスにおいてディスプレイ・ビットマップを記
   憶する段階と、 （ｃ）上記ビデオ・ディスプレイ上に表示するためのデ
   ィスプレイ・メモリに物理アドレスにおいてディスプレ
   イ・ビットマップを記憶する段階と、 （ｄ）ディスプレイ制御手段による上記プロセッサから
   の上記情報信号に応答して仮想アドレスを発生し、上記
   システム・メモリと上記ディスプレイ・メモリのどちら
   にディスプレイ・ビットマップを作成すべきかを決定す
   るために、該仮想アドレスを物理アドレスに変換する段
   階を有する、 コンピュータ・グラフィックス・システムの動作方法。