JPH05189581A - 図形データの書込装置 - Google Patents
図形データの書込装置Info
- Publication number
- JPH05189581A JPH05189581A JP4004877A JP487792A JPH05189581A JP H05189581 A JPH05189581 A JP H05189581A JP 4004877 A JP4004877 A JP 4004877A JP 487792 A JP487792 A JP 487792A JP H05189581 A JPH05189581 A JP H05189581A
- Authority
- JP
- Japan
- Prior art keywords
- clipping
- data
- frame memory
- graphic data
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 任意形状のウインドウであってもクリッピン
グ処理時間を短縮することのできる図形データ書込装置
を提供する。 【構成】 表示用のフレームメモリと、このフレームメ
モリの画素に対応するビットを含むクリッピングプレー
ンと、フレームメモリへの図形データの書込に際し、ク
リッピングプレーンに書込まれたビットの値に応じて各
画素データの書込を許可または禁止するクリッピング処
理回路とを備えた図形データ書込装置。
グ処理時間を短縮することのできる図形データ書込装置
を提供する。 【構成】 表示用のフレームメモリと、このフレームメ
モリの画素に対応するビットを含むクリッピングプレー
ンと、フレームメモリへの図形データの書込に際し、ク
リッピングプレーンに書込まれたビットの値に応じて各
画素データの書込を許可または禁止するクリッピング処
理回路とを備えた図形データ書込装置。
Description
【0001】
【産業上の利用分野】この発明は、フレームメモリへの
図形データの書込制御を行なう図形データ書込制御装置
に関し、特にクリッピング機能の改良に関するものであ
る。
図形データの書込制御を行なう図形データ書込制御装置
に関し、特にクリッピング機能の改良に関するものであ
る。
【0002】
【従来の技術】コンピュータグラフィックスの発展に伴
い、複雑な図形を描くことが可能になり、その表現能力
の向上がますます要請されるようになった。その表現態
様の1つとして、画面上に複数のウインドウを設け、こ
れらのウインドウを画面上で重ね合わせて表示するウイ
ンドウシステムがある。
い、複雑な図形を描くことが可能になり、その表現能力
の向上がますます要請されるようになった。その表現態
様の1つとして、画面上に複数のウインドウを設け、こ
れらのウインドウを画面上で重ね合わせて表示するウイ
ンドウシステムがある。
【0003】図7は、このようなウインドウシステムを
備えた従来の図形データ書込装置の一例を示すブロック
図である。図7に示す図形データ書込装置は、表示装置
51、メインメモリ52、フレームメモリ53およびグ
ラフィック処理プロセッサ54を備える。プロセッサ5
4は、グラフィック処理を行なうためのプログラムを有
する。このプログラムには、クリッピング処理などの多
くの手順が含まれる。クリッピング処理は、表示可能領
域(ウインドウ)の外側の図形を切り捨てる処理であ
り、この処理はソフトウェアで実現されている。そのた
め、処理にある程度時間を要する。ただし、クリッピン
グ領域が矩形であれば、プレクリッピングすることがで
きるので、クリッピング処理のためにあまり時間がかか
らない。
備えた従来の図形データ書込装置の一例を示すブロック
図である。図7に示す図形データ書込装置は、表示装置
51、メインメモリ52、フレームメモリ53およびグ
ラフィック処理プロセッサ54を備える。プロセッサ5
4は、グラフィック処理を行なうためのプログラムを有
する。このプログラムには、クリッピング処理などの多
くの手順が含まれる。クリッピング処理は、表示可能領
域(ウインドウ)の外側の図形を切り捨てる処理であ
り、この処理はソフトウェアで実現されている。そのた
め、処理にある程度時間を要する。ただし、クリッピン
グ領域が矩形であれば、プレクリッピングすることがで
きるので、クリッピング処理のためにあまり時間がかか
らない。
【0004】
【発明が解決しようとする課題】しかしながら、ウイン
ドウが重なり合った場合には、ウインドウ領域が任意形
状となり、描画しようとする各画素ごとにデータが領域
内にあるかどうかを判定する必要がある。そのため、任
意形状のクリッピング処理には、非常に多くの時間が必
要となる。
ドウが重なり合った場合には、ウインドウ領域が任意形
状となり、描画しようとする各画素ごとにデータが領域
内にあるかどうかを判定する必要がある。そのため、任
意形状のクリッピング処理には、非常に多くの時間が必
要となる。
【0005】このようなクリッピング処理時間の増大を
回避する方法として、メインメモリ52に作成したビッ
トマップデータを一時記憶する方法がある。すなわち、
メインメモリ52上にビットマップの図形を描画し、こ
の図形に対しクリッピング領域を形成するビットマップ
を作用させて、図形を切り出しておき、一方、フレーム
メモリに対してはクリッピング領域を形成するビットマ
ップで当該部位をクリアしておく。その後にメインメモ
リ上のビットマップをフレームメモリへ転送するという
操作を行なう。この方法によれば、前述の画素ごとに領
域にあるかどうかを判定するのと比較して処理時間を大
幅に短縮できる。
回避する方法として、メインメモリ52に作成したビッ
トマップデータを一時記憶する方法がある。すなわち、
メインメモリ52上にビットマップの図形を描画し、こ
の図形に対しクリッピング領域を形成するビットマップ
を作用させて、図形を切り出しておき、一方、フレーム
メモリに対してはクリッピング領域を形成するビットマ
ップで当該部位をクリアしておく。その後にメインメモ
リ上のビットマップをフレームメモリへ転送するという
操作を行なう。この方法によれば、前述の画素ごとに領
域にあるかどうかを判定するのと比較して処理時間を大
幅に短縮できる。
【0006】しかしながら、これではメインメモリに描
画する回数が増大し、メインメモリの容量を大きくしな
ければならないとともに、クリッピング処理の手順が複
雑となるという問題がある。
画する回数が増大し、メインメモリの容量を大きくしな
ければならないとともに、クリッピング処理の手順が複
雑となるという問題がある。
【0007】それゆえに、この発明は、前述の従来の課
題を解消するためになされたものであり、任意形状のウ
インドウであってもクリッピング処理に要する時間を短
縮することのできる図形データの書込装置を提供するこ
とである。
題を解消するためになされたものであり、任意形状のウ
インドウであってもクリッピング処理に要する時間を短
縮することのできる図形データの書込装置を提供するこ
とである。
【0008】
【課題を解決するための手段】前記目的を達成するため
のこの図形データの書込装置は、図形データを入力する
入力装置と、複数の画素を有し、1フレーム分の画像デ
ータを記憶するためのフレームメモリとを備えた図形デ
ータ書込装置であって、前記フレームメモリの画素に対
応するビットに書込許可または禁止データを記憶するク
リッピングビット記憶手段と、外部的に発生される書込
信号に応答して、前記クリッピングビット記憶手段に記
憶した書込許可または禁止データに応じて前記入力装置
からの図形データのフレームメモリへの書込を制御する
手段とを備えたことを特徴とする。
のこの図形データの書込装置は、図形データを入力する
入力装置と、複数の画素を有し、1フレーム分の画像デ
ータを記憶するためのフレームメモリとを備えた図形デ
ータ書込装置であって、前記フレームメモリの画素に対
応するビットに書込許可または禁止データを記憶するク
リッピングビット記憶手段と、外部的に発生される書込
信号に応答して、前記クリッピングビット記憶手段に記
憶した書込許可または禁止データに応じて前記入力装置
からの図形データのフレームメモリへの書込を制御する
手段とを備えたことを特徴とする。
【0009】
【作用】以上のこの発明では、クリッピングビット記憶
手段にフレームメモリの画素に対応する書込の禁止/許
可をするためのビットを予め書込んでおく。そして、外
部的に発生される図形データを書込む際に、クリッピン
グビット記憶手段に書込まれたビットを読出し、読出し
たビットの値に応じて外部から与えられる図形データを
書込あるいは切り捨てる。
手段にフレームメモリの画素に対応する書込の禁止/許
可をするためのビットを予め書込んでおく。そして、外
部的に発生される図形データを書込む際に、クリッピン
グビット記憶手段に書込まれたビットを読出し、読出し
たビットの値に応じて外部から与えられる図形データを
書込あるいは切り捨てる。
【0010】それにより、クリッピング処理をハード的
に実行できるので、従来例よりも処理時間を大幅に短縮
できる。また、クリッピングのためのビットマップはク
リッピングビット記憶手段に配置されるので、メインメ
モリを利用する必要がなくな、従来例よりも手順が単純
になる。
に実行できるので、従来例よりも処理時間を大幅に短縮
できる。また、クリッピングのためのビットマップはク
リッピングビット記憶手段に配置されるので、メインメ
モリを利用する必要がなくな、従来例よりも手順が単純
になる。
【0011】
【実施例】図1は、この発明の図形データ書込装置の一
実施例を示すブロック図である。図1に示す図形データ
書込装置は、説明を簡略化するためにデータは1ビット
とし、破線で囲んだ部分では、1ビットのデータを取扱
うが、実際には8〜32ビットのデータを取扱う。たと
えば8ビットのデータを取扱う場合には、破線で囲んだ
部分が8組必要となる。この点に関しては後述する。
実施例を示すブロック図である。図1に示す図形データ
書込装置は、説明を簡略化するためにデータは1ビット
とし、破線で囲んだ部分では、1ビットのデータを取扱
うが、実際には8〜32ビットのデータを取扱う。たと
えば8ビットのデータを取扱う場合には、破線で囲んだ
部分が8組必要となる。この点に関しては後述する。
【0012】図1を参照して、この図形データ書込装置
は、CPU10と、図形データが書込まれるフレームメ
モリ1と、クリッピングのためのビットマップデータが
書込まれるプレーンモリ2(以下、クリッピングプレー
ン2と称する)と、クリッピング処理回路3と、デコー
ダ4とを備える。
は、CPU10と、図形データが書込まれるフレームメ
モリ1と、クリッピングのためのビットマップデータが
書込まれるプレーンモリ2(以下、クリッピングプレー
ン2と称する)と、クリッピング処理回路3と、デコー
ダ4とを備える。
【0013】CPU10は、アドレス信号、表示用の画
素データ、クリッピングのためのビットマップデータお
よび書込/読出信号などを発生する。アドレス信号は、
フレームメモリ1およびクリッピングプレーン2のアド
レス(画素位置)を指定するための信号である。画素デ
ータは表示対象の色や明るさなどを表現するためのデー
タである。クリッピングのためのビットマップデータ
は、任意形状の書込可能領域を示すためのデータであ
る。書込/読出信号はフレームメモリ1およびクリッピ
ングプレーン2にデータを書込んだり読出したりするた
めの信号であるが、ここではクリッピングプレーン2へ
の書込は図示してない。
素データ、クリッピングのためのビットマップデータお
よび書込/読出信号などを発生する。アドレス信号は、
フレームメモリ1およびクリッピングプレーン2のアド
レス(画素位置)を指定するための信号である。画素デ
ータは表示対象の色や明るさなどを表現するためのデー
タである。クリッピングのためのビットマップデータ
は、任意形状の書込可能領域を示すためのデータであ
る。書込/読出信号はフレームメモリ1およびクリッピ
ングプレーン2にデータを書込んだり読出したりするた
めの信号であるが、ここではクリッピングプレーン2へ
の書込は図示してない。
【0014】フレームメモリ1は、画素データをCPU
10により指定されたアドレスに保持するメモリであ
る。このフレームメモリ1としては、ランダムに書込
み、シリアルに読出することのできるビデオRAMなど
が用いられる。なお、カラー表示する場合には、赤、
緑、青の三原色に対応させた3つのフレームメモリで1
フレームを構成する必要がある。
10により指定されたアドレスに保持するメモリであ
る。このフレームメモリ1としては、ランダムに書込
み、シリアルに読出することのできるビデオRAMなど
が用いられる。なお、カラー表示する場合には、赤、
緑、青の三原色に対応させた3つのフレームメモリで1
フレームを構成する必要がある。
【0015】クリッピングプレーン2は、フレームメモ
リ1と同じアドレス構成を有し、各ビットはフレームメ
モリ1の画素に対応する。このクリッピングプレーン2
としてフレームメモリ1と同様にビデオRAMを用いる
ことができる。ここでは、フレームメモリ1への書込を
許可する領域に対してビットの値を“1”にし、書込を
禁止する領域に対してビットの値を“0”にしている。
リ1と同じアドレス構成を有し、各ビットはフレームメ
モリ1の画素に対応する。このクリッピングプレーン2
としてフレームメモリ1と同様にビデオRAMを用いる
ことができる。ここでは、フレームメモリ1への書込を
許可する領域に対してビットの値を“1”にし、書込を
禁止する領域に対してビットの値を“0”にしている。
【0016】デコーダ4は、CPU10からの書込信号
に応答して、フレームメモリ1およびクリッピングプレ
ーン2からの読出信号とフレームメモリ1への書込信号
を出力する。
に応答して、フレームメモリ1およびクリッピングプレ
ーン2からの読出信号とフレームメモリ1への書込信号
を出力する。
【0017】クリッピング処理回路3は、ラッチ31お
よび32と、インバータ33と、トライステートバッフ
ァ34〜36を含む。ラッチ31は、フレームメモリ1
から読出したデータを一時保持する。ラッチ32は、ク
リッピングプレーン2から読出したデータを一時保持す
る。インバータ33は、ラッチ32に保持されたデータ
を反転させる。トライステートバッファ34は、ラッチ
32の出力の値が“0”の場合にオン状態になり、ラッ
チ31の出力データをトライステートバッファ36に与
える。トライステートバッファ35は、ラッチ32の出
力の値をインバータ33を介して受ける。したがって、
ラッチ32の出力値が“1”の場合にオン状態となり、
CPU10からの画素データをトライステートバッファ
36に与える。トライステートバッファ36はその制御
端子がデコーダ4の書込信号を受けるように接続された
その出力端子がフレームメモリ1へのデータバスに接続
されている。
よび32と、インバータ33と、トライステートバッフ
ァ34〜36を含む。ラッチ31は、フレームメモリ1
から読出したデータを一時保持する。ラッチ32は、ク
リッピングプレーン2から読出したデータを一時保持す
る。インバータ33は、ラッチ32に保持されたデータ
を反転させる。トライステートバッファ34は、ラッチ
32の出力の値が“0”の場合にオン状態になり、ラッ
チ31の出力データをトライステートバッファ36に与
える。トライステートバッファ35は、ラッチ32の出
力の値をインバータ33を介して受ける。したがって、
ラッチ32の出力値が“1”の場合にオン状態となり、
CPU10からの画素データをトライステートバッファ
36に与える。トライステートバッファ36はその制御
端子がデコーダ4の書込信号を受けるように接続された
その出力端子がフレームメモリ1へのデータバスに接続
されている。
【0018】次に、図1に示した図形データ書込装置の
動作を説明する。まず、ユーザが画面入力あるいはキー
操作を行なって任意形状のクリッピング領域を指定す
る。応答してCPU10は座標計算を行なって、ビット
マップデータを発生する。発生されたビットマップデー
タは、クリッピングプレーン2の指定したアドレスに書
込まる。
動作を説明する。まず、ユーザが画面入力あるいはキー
操作を行なって任意形状のクリッピング領域を指定す
る。応答してCPU10は座標計算を行なって、ビット
マップデータを発生する。発生されたビットマップデー
タは、クリッピングプレーン2の指定したアドレスに書
込まる。
【0019】CPU10がフレームメモリ1に図形デー
タを書込む場合には、CPU10から図形データ、アド
レス信号および書込信号が発生される。図形データは、
トライステートバッファ35に与えられ、アドレス信号
はフレームメモリ1に与えられ、書込信号はデコーダ4
に与えられる。
タを書込む場合には、CPU10から図形データ、アド
レス信号および書込信号が発生される。図形データは、
トライステートバッファ35に与えられ、アドレス信号
はフレームメモリ1に与えられ、書込信号はデコーダ4
に与えられる。
【0020】デコーダ4は、書込信号に応答して、まず
読出制御信号を発生し、これをフレームメモリ1および
クリッピングプレーン2に与える。それにより、フレー
ムメモリ1からは画素データが、クリッピングプレーン
2からは画素に対応するビットが読出される。画素デー
タはラッチ31に保持され、クリッピング用のビットは
ラッチ32に保持される。ラッチ32に保持された値が
“1”の場合には、トライステートバッファ35がオン
し、CPU10からの画素データがトライステートバッ
ファ36の入力に与えられる。逆に、ラッチ32に保持
されたビットの値が“0”の場合にはトライステートバ
ッファ34がオンし、ラッチ31に保持された画素デー
タがトライステートバッファ36に与えられる。
読出制御信号を発生し、これをフレームメモリ1および
クリッピングプレーン2に与える。それにより、フレー
ムメモリ1からは画素データが、クリッピングプレーン
2からは画素に対応するビットが読出される。画素デー
タはラッチ31に保持され、クリッピング用のビットは
ラッチ32に保持される。ラッチ32に保持された値が
“1”の場合には、トライステートバッファ35がオン
し、CPU10からの画素データがトライステートバッ
ファ36の入力に与えられる。逆に、ラッチ32に保持
されたビットの値が“0”の場合にはトライステートバ
ッファ34がオンし、ラッチ31に保持された画素デー
タがトライステートバッファ36に与えられる。
【0021】デコーダ4は読出制御信号に続いて書込制
御信号を発生し、これをトライステートバッファ36に
与える。応答して、トライステートバッファ36がオン
状態となり、トライステートバッファ34又はトライス
テートバッファ35により入力されていた画素データを
フレームメモリ1に与える。与えられた画素データは、
フレームメモリ1の指定されたアドレスに書込まれる。
御信号を発生し、これをトライステートバッファ36に
与える。応答して、トライステートバッファ36がオン
状態となり、トライステートバッファ34又はトライス
テートバッファ35により入力されていた画素データを
フレームメモリ1に与える。与えられた画素データは、
フレームメモリ1の指定されたアドレスに書込まれる。
【0022】以上説明したように、クリッピングプレー
ン2に“0”が書込まれている領域に対応するフレーム
メモリ1の領域に対しては、ラッチ31に保持されてい
た元の画素データが書込まれ、クリッピングプレーン2
に“1”が書込まれている領域に対応するフレームメモ
リ1の領域に対しては、CPU10からの画素データが
書込まれることになる。それによりソフトウェアを介す
ることなく、クリッピング処理を簡単に実現することが
できる。このため、処理時間を短縮することができる。
ン2に“0”が書込まれている領域に対応するフレーム
メモリ1の領域に対しては、ラッチ31に保持されてい
た元の画素データが書込まれ、クリッピングプレーン2
に“1”が書込まれている領域に対応するフレームメモ
リ1の領域に対しては、CPU10からの画素データが
書込まれることになる。それによりソフトウェアを介す
ることなく、クリッピング処理を簡単に実現することが
できる。このため、処理時間を短縮することができる。
【0023】図2は、図1の図形データ書込装置を8ビ
ットの装置に適用した例である。図2を参照して、図1
で言うところのフレームメモリ1は、赤、緑、青の三原
色の画素データを保持するために、3つのプレーンメモ
リ1 a、1b、1cで構成される。プレーンメモリ1
a、1b、1cの各々は、8ビット幅である。さらに、
この図形データ書込装置は、クリッピング処理には関係
のない回路として入出力バッファ5および6と、プレー
ン選択回路9が追加されている。
ットの装置に適用した例である。図2を参照して、図1
で言うところのフレームメモリ1は、赤、緑、青の三原
色の画素データを保持するために、3つのプレーンメモ
リ1 a、1b、1cで構成される。プレーンメモリ1
a、1b、1cの各々は、8ビット幅である。さらに、
この図形データ書込装置は、クリッピング処理には関係
のない回路として入出力バッファ5および6と、プレー
ン選択回路9が追加されている。
【0024】クリッピング処理回路3は、図1の回路を
8つ組合せたものである。デコーダ4は、図1のデコー
ダに対応するが、ここではクリップの処理回路3のほか
に入出力バッファ5および6の制御も行なっている。プ
レーン選択回路9は、CPU10により発生されたプレ
ーン選択のための信号に応答して、プレーンメモリ1
a、1b、1cおよびクリッピングプレーン2のうちの
いずれか1つを選択する。それにより、CPU10は特
定のプレーンをアクセスすることができるので、クリッ
ピング処理回路3はデータバスを通して対象となるプレ
ーンに矛盾なくアクセスすることができる。
8つ組合せたものである。デコーダ4は、図1のデコー
ダに対応するが、ここではクリップの処理回路3のほか
に入出力バッファ5および6の制御も行なっている。プ
レーン選択回路9は、CPU10により発生されたプレ
ーン選択のための信号に応答して、プレーンメモリ1
a、1b、1cおよびクリッピングプレーン2のうちの
いずれか1つを選択する。それにより、CPU10は特
定のプレーンをアクセスすることができるので、クリッ
ピング処理回路3はデータバスを通して対象となるプレ
ーンに矛盾なくアクセスすることができる。
【0025】次に、図2の図形データ書込装置の動作を
図3ないし図6を用いて説明する。図3は、画面上のウ
インドウ配置を示す図であり、図4はウインドウA上に
描画される図形を示し、図5はクリッピングプレーンの
ビットマップを示し、図6はクリッピング処理された図
形を示す。
図3ないし図6を用いて説明する。図3は、画面上のウ
インドウ配置を示す図であり、図4はウインドウA上に
描画される図形を示し、図5はクリッピングプレーンの
ビットマップを示し、図6はクリッピング処理された図
形を示す。
【0026】図3において、A,BおよびCはそれぞれ
ウインドウであり、各ウインドウ内に対象物が描画され
る。
ウインドウであり、各ウインドウ内に対象物が描画され
る。
【0027】図2の図形データ書込装置において、図6
の図形を描画するには、次の手順をとる。
の図形を描画するには、次の手順をとる。
【0028】まず、クリッピングプレーン2のウインド
ウAの領域に該当する部分に“1”を書込む。
ウAの領域に該当する部分に“1”を書込む。
【0029】次にウインドウBとウインドウCの領域に
該当する部分に“0”を書込む。この結果、クリッピン
グプレーン2には、図5においてハッチングで示した部
分のビット値が“1”となるパターンが書込まれる。
該当する部分に“0”を書込む。この結果、クリッピン
グプレーン2には、図5においてハッチングで示した部
分のビット値が“1”となるパターンが書込まれる。
【0030】その後、CPU10は、図4に示した図形
データをプレーンメモリ1a、1b、1cに書込む。
データをプレーンメモリ1a、1b、1cに書込む。
【0031】クリッピング処理回路3はCPU10が書
込もうとする与えられた図形データのうち、クリッピン
グプレーン2に“1”が書込まれた部分のみをいずれか
のプレーンメモリに書込む。プレーンメモリ1a、1
b、1cのうちのどのプレーンメモリに書込むかは、プ
レーン選択回路9にあよりあらかじめ決定されている。
それにより、図6に示す図形が描画される。
込もうとする与えられた図形データのうち、クリッピン
グプレーン2に“1”が書込まれた部分のみをいずれか
のプレーンメモリに書込む。プレーンメモリ1a、1
b、1cのうちのどのプレーンメモリに書込むかは、プ
レーン選択回路9にあよりあらかじめ決定されている。
それにより、図6に示す図形が描画される。
【0032】したがって、ウインドウBおよびCとによ
って隠される部分の影響については、何ら考慮する必要
がない。
って隠される部分の影響については、何ら考慮する必要
がない。
【0033】
【発明の効果】以上のこの発明によれば、クリッピング
プレーンに任意形状を書込むという単純な処理により、
クリッピングした図形を描画できるので、ウインドウが
任意形状であっても、処理時間を大幅に短縮することが
でき、かつクリッピング処理のための手順を簡単化する
ことができるという効果が得られる。
プレーンに任意形状を書込むという単純な処理により、
クリッピングした図形を描画できるので、ウインドウが
任意形状であっても、処理時間を大幅に短縮することが
でき、かつクリッピング処理のための手順を簡単化する
ことができるという効果が得られる。
【図1】この発明の図形データ書込装置の一実施例を示
すブロック図である。
すブロック図である。
【図2】図1の図形データ書込装置を8ビットに適用し
た例を示すブロック図である。
た例を示すブロック図である。
【図3】画面上のウインドウ配置を示すである。
【図4】ウインドウA上に描画される図形を示す図であ
る。
る。
【図5】クリッピングプレーンのビットマップを示す図
である。
である。
【図6】クリッピング処理された図形を示す。
【図7】従来の図形データ書込装置の一例を示すブロッ
ク図である。
ク図である。
1 フレームメモリ 1a、1b、1c プレーンメモリ 2 クリッピングプレーン 3 クリッピング処理回路 4 デコーダ 10 CPU 31、32 ラッチ 33 インバータ 34、35、36 トライステートバッファ
Claims (1)
- 【請求項1】 図形データを入力する入力装置と、 複数の画素を有し、1フレーム分の画像データを記憶す
るためのフレームメモリとを備えた図形データ書込装置
であって、 前記フレームメモリの画素に対応するビットに書込許可
または禁止データを記憶するクリッピングビット記憶手
段と、 外部的に発生される書込信号に応答して、前記クリッピ
ングビット記憶手段に記憶した書込許可または禁止デー
タに応じて前記入力装置からの図形データのフレームメ
モリへの書込を制御する手段とを備えたことを特徴とす
る図形データの書込装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4004877A JPH05189581A (ja) | 1992-01-14 | 1992-01-14 | 図形データの書込装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4004877A JPH05189581A (ja) | 1992-01-14 | 1992-01-14 | 図形データの書込装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05189581A true JPH05189581A (ja) | 1993-07-30 |
Family
ID=11595903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4004877A Withdrawn JPH05189581A (ja) | 1992-01-14 | 1992-01-14 | 図形データの書込装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05189581A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10501360A (ja) * | 1994-10-25 | 1998-02-03 | ユナイテッド パーセル サービス オブ アメリカ,インコーポレイテッド | ラベルイメージキャプチャ用自動電子カメラ |
-
1992
- 1992-01-14 JP JP4004877A patent/JPH05189581A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10501360A (ja) * | 1994-10-25 | 1998-02-03 | ユナイテッド パーセル サービス オブ アメリカ,インコーポレイテッド | ラベルイメージキャプチャ用自動電子カメラ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3286331B2 (ja) | ブロックテクスチャコンプレックスクリップマスクプロセッサ | |
US5056041A (en) | Data processing apparatus with improved bit masking capability | |
JPH0343646B2 (ja) | ||
US4839828A (en) | Memory read/write control system for color graphic display | |
JP2004280125A (ja) | ビデオ/グラフィックメモリシステム | |
US5185859A (en) | Graphics processor, a graphics computer system, and a process of masking selected bits | |
US5678037A (en) | Hardware graphics accelerator system and method therefor | |
US5283863A (en) | Process for effecting an array move instruction, a graphics computer system, a display system, a graphics processor and graphics display system | |
US4748442A (en) | Visual displaying | |
EP0093954A2 (en) | Image display memory unit | |
JPS59231591A (ja) | 画像表示装置 | |
US4988985A (en) | Method and apparatus for a self-clearing copy mode in a frame-buffer memory | |
JPH05189581A (ja) | 図形データの書込装置 | |
JPS62113193A (ja) | 記憶回路 | |
JPS6269372A (ja) | ビツトマツプメモリのクリツピング方式 | |
JPH02148323A (ja) | コンピュータ装置 | |
JPH0528771A (ja) | メモリ素子 | |
KR100252648B1 (ko) | 그래픽스시스템및그래픽스드로잉방법 | |
JPH04205678A (ja) | 画像情報処理装置 | |
JP2003195847A (ja) | グラフィック処理装置 | |
JPH0540459A (ja) | 表示制御装置 | |
EP0645752A1 (en) | Fast drawings of 256-color character output with a VGA-type adapter | |
JPH05333844A (ja) | 表示制御装置 | |
JPH0612054A (ja) | グラフィックディスプレイ装置の画面表示制御方法 | |
JPH0546470A (ja) | 画像メモリ制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |