JPS6269372A

JPS6269372A - ビツトマツプメモリのクリツピング方式

Info

Publication number: JPS6269372A
Application number: JP20824685A
Authority: JP
Inventors: Hisao Murataka; 村高　久雄
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1985-09-20
Filing date: 1985-09-20
Publication date: 1987-03-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕画面に表示すべきビットイメージを格納するメモリ　（
これをビットマツプメモリと称する。）を有するディス
プレイシステムの該メモリに格納される互いに重なり合
うビットイメージ領域の中の１１のウィンドウのみの書
換えを可能にする。これにより、メモリへのデータ書込
み回数を減らし、応答速度を向上させる。又、プロセッ
サの負荷を軽減する。

〔発明の技術分野〕

本発明はビットマツプメモリのクリッピング方式に関し
、更に詳しく言えばピントマツプメモリに格納される互
いに重なり合うビットイメージ領域の中の１つのウィン
ドウのみの書換えを可能にするビットマツプメモリのク
リンピング方式に関する。

ディスプレイシステムには、その画面に表示すべき画像
をビットイメージで格納するメモリを用いたものがある
。そして、このメモリにマルチウィンドウ形式のデータ
が格納され、画面に表示されるようにもなっている。こ
のような画像データはその格納上に問題があって、従来
から各種方式によりその格納が行なわれている。

それでもなお、その格納方式には解決されるべき問題が
残されており、その技術的改善努力が続けられている。

〔従来の技術〕

従来の上述した格納方式の１つとして、メモリ内のクリ
ッピング指定された矩形領域の内側のみを書込み有効と
してデータの書込みを行なうものがある。

〔発明が解決し１ようとする問題点〕この方式によると、第４図に示すように表示されていた
ウィンドウＡのみを書き換えたい場合には、クリッピン
グ指定された矩形領域Ａｅ内全全体書き換え、次いでク
リッピング指定された矩形領域ＢＣ２そしてＣｃ内全全
体再書込みするが、又はウィンドウＡの書込みに際して
絶えず書込みアドレス計算を行ないつつウィンドウＡの
みを書き込む如き処理を施さねばならない。このため、
データ書換え回数増となり応答速度の向」−が阻害され
るし、又プロセッサの負荷も多くなるのを避は得なかっ
た。

本発明は斯かる問題点に鑑みて創作されたもので、デー
タ書換え回数を削減して応答速度を向上させ得ると共に
プロセッサ負荷の軽減を図り得るビットマツプメモリの
クリッピング方式を提供することを目的とする。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図を示す。本発明は画面
に表示すべきビットイメージデータを格納するメモリ１
を有するディスプレイシステムにおいて、メモリ１に格
納されるビットイメージ領域を指定する手段２と、指定
された領域の内側又は外側を指定する手段３と、領域指
定手段２及び領域内外指定手段３の出力に応答してメモ
リ１への書込み許容候補信号を発生ずる書込み許容候補
信号発生手段４とを有するクリッピング手段を所要ａ（
５，・・・５Ｎ、）備えると共に、各クリッピング手段
の出力に応答してメモリ１への書込み許容信号を発生す
る書込み許容信号発生手段６とを備えて構成したもので
ある。

〔作用〕

メモリ１ヘウインドウを書き込みたい１ろ合に、そのウ
ィンドウの内側を形成するクリッピング領域内はそのた
めのクリッピング手段５Ｎによってそのクリンピング領
域内の書込みを有効とする書込み許容候補信号が発生さ
れ、前記ウィンドウに対し外側となる・クリッピング領
域のためのクリッピング手段５、はその外側となるクリ
ッピング領域の外側への書込みを有効とする書込み許容
候補信号を発生する。これら書込み候補信号によって設
定される領域即ちデータを書き換えたいウィンドウのた
めの書込み許容信号が発生され、この書込み許容信号は
ウィンドウの書込みに供される。

かくして、メモリｌに互いに重なり合って格納されるビ
ットイメージ領域内の１つのウィンｌ”つの書換えを行
なうことができる。

従って、データ書換え回数は削減され得て応答速度が向
上し、又プロセッサの負荷を軽減させることができる。

〔実施例〕

第２図は本発明の一実施例を示す。この図において、１
０はディスプレイシステムの画面に表示される画像のビ
ットイメージデータを格納するフレームメモリ　（ビッ
トマツプメモリ）で、このメモリ１０へのデータ２０の
書込みは予め決められる数のナントゲート３０．・・・
３０．からの書込み信号（書込み許容信号）（フレーム
メモリがＷｒｉｔｅ　Ｅｎａｂｌｅ信号の供給を受けて
初めて書込みＸ。

Ｙアドレスにデータを書き込み得る形式の半導体メモリ
であれば、上述各書込み信号はＷｒｉｔｅ　Ｅｎａｂｌ
ｅ信号の各々である。）及びフレームメモリ制御回路４
０からの書込みＸ、Ｙアドレスに応答して生ぜしめられ
る。フレームメモリ制御回路４０はクリッピング制御レ
ジスタ５０からスタートビット信号を受けて上述Ｘ、Ｙ
アドレス及びナントゲート３０１　・・・３０）ｌへの
書込み制御信号を発生するように構成されている。

書込み信号を発生するナントゲート３０１　・・・３０
．へ対応するゲート信号を送って来る回路は次のように
構成されている。所要数のクリッピング回路６０．　　
・・・６０．と、これらクリッピング回路６０．　　・
・・６０．の出力を受けるナントゲート３０１　・・・
３０８と同数のアンドゲート７０．・・・７０、とから
構成され、アンドゲート７０．　　・・・７０．の出力
信号が上述のゲート信号の各々である。そして、各クリ
ッピング回路６０．　　・・・６０．４はいずれもその
構成を同一にしているので、クリッピング回路６０．に
ついての細部構成を説明し、その他のクリッピング回路
６０□　・・・６０．についての細部構成の説明は省略
する。

８１１及び８２．並びに８３．及び８４．はクリッピン
グ領域を指定するＸ７１’レスレジスタ並びにＹアドレ
スレジスタである。これらレジスタ８１、〜８４１の出
力は対応する比１校器８５１〜８８、において対応する
フレームメモリアドレスＸ、Ｙと比較されるようになっ
ている。比較器８５、〜８８．の出力はＲＯＭ　９０　
＋へのアドレスとして供給されるのに先立ってＲＯＭア
ドレス変換回路８９．へ供給される。このＲＯＭアドレ
ス変換回路８９□にはクリッピング制御レジスタ５０か
らクリッピング領域内外指定ビット信号が線９１１を経
て供給されるように構成されている。

そして、ＲＯＭアドレス変換回路８９．のアドレス変換
Ｂ様及びＲＯＭ　９０　＋　のデータ構成は線９１、上
のクリ・ノビング領域内外指定ビット信号が１”　（内
側）又は“０”　（外側）であるかに従ってＸアドレス
レジスタ８１．．８２．並びにＸアドレスレジスタ８３
．．８４．によって指定されるクリッピング領域の内側
又は外側に対応する書込み許容候補信号の各々をバッフ
ァ９２．を介して対応するアンドゲートに供給し得る如
きものとなっている。

上述の如き構成の下での本発明の動作態様を説明する。

フレームメモリ１０へのデータの書込みが開始されると
、クリッピング制御レジスタ５０からフレームメモリ制
御回路４０ヘスタートビツト信号が供給されてそこから
書込み゛制御信号及びＸ、　　Ｙアドレスを発生させる
ようにする。又、クリッピング制御レジスタ５０からク
リッピング領域内外指定ビット信号が４５９１．を通し
てＲＯＭアドレス変換回路８９１へ供給される。

又、フレームメモリ１０へ書き込まれるデータのだめの
クリッピング領域の指定がクリッピング回路６０１　・
・・６０．４の内の予め設定されるクリッピング回路を
介して行なわれる。

以下の説明を単純化するために、第３図に模式的に示す
データ書換え例を示す。第３図においてハツチング領域
（ウィンドウ）がデータの書換えを行ないたい領域とす
る。そのために、クリッピング回１６０ｉのＸアドレス
レジスタ８１．．８２、及びＸアドレスレジスタ８３゜
、８４．にクリッピング領域Ａ、を指定するアドレスが
セットされ且つ線９１ｉ　を介して“１”のクリッピン
グ領域内外指定ビット信号が供給され、クリッピング回
路６０ＪのＸアドレスレジスタ８１Ｊ、８２゜及びＸア
ドレスレジスタ８３．．８４Ｊにクリッピング領域ＢＣ
を１旨定するアドレスがセットされ且つ綿９１Ｊを介し
て“０”のクリッピング領域内外指定ビット信号が供給
され、クリッピング回路６０にのＸアドレスレジスタ８
１．．８２ｋ及びＸアドレスレジスタ８３□、８４３に
クリッピング領域Ｃｃを指定するアドレスがセットされ
且つ線９１３を介して“、０”のクリ、ピング領域内外
指定ピント信号が供給される。

そうすると、クリッピング回路６０．からは第３図のク
リッピング領域Ａ、の内側のための書込み許容候補信号
が発生され、クリッピング回路６０、からは第３図のク
リ、ピング領域Ｂ、の外側のだめの書込み許容候補信号
が発生され、クリッピング回路６０．からは第３図のク
リッピング領域Ｃｃの外側のための書込み許容候補信号
が発生される。

これらの書込み許容候補信号は対応するアントゲートへ
供給され、それらアンドゲートからのゲート信号が対応
するナントゲートへ供給されることによって、それらナ
ントゲートから第３図のハツチング領域（ウィンドウ）
のための書込み許容信号が発生される。これらの書込み
許容信号を受けるフレームメモリ１０へ供給されるデー
タはフレームメモリ制御回路４０から順次に供給される
Ｘ、Ｙアドレスの内の第３図ハンチング領域内のＸ、Ｙ
アドレスによってフレームメモリ１０に書き込まれる。

かくして、互いに重なっているクリッピング領域の中の
ウィンドウの書換えを、各クリッピング領域へのデータ
の再書込みを行なうことなしに、遂行することができる
。従って、データ書換え回数の削減を実現出来、応答速
度を向上させることができる。又、プロセッサの負担軽
減ともなる。

なお、上記実施例においては、クリッピング回路にＲＯ
Ｍを用いている例を示したが、ＲＡＭとしてもよい。又
、書込み許容候補信号から書込み許容信号（書込み信号
）を発生する系を北述説明例以外の形式で構成し得る場
合を排除するものではない。

〔発明の効果〕

以上説明したように本発明によれば、互いに重なってい
るクリッピング領域の中のウィンドウの書換えをそのウ
ィンドウのみの書込み制御だけで行なうことができるか
ら、データ書込み回数を削減し得て応答速度の向上とな
り、加えてプロセッサの負担を軽減し得る。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の一実施例を示す図、第３図は本発明を説明するフレームメモリ内の模式図、第４図は従来方式を説明するフレームメモリ内の模式図
である。第１図において、１はメモリ、２は領域指定手段、３は領域内外指定手段、４は書込み許容候補信号発生手段、５、・・・５Ｎはクリッピング手段、６は書込み許容信号発生手段である。

Claims

【特許請求の範囲】

（１）画面に表示すべきビットイメージデータを格納す
るメモリ（１）を有するディスプレイシステムにおいて
、メモリ（１）に格納されるビットイメージ領域を指定す
る手段（２）と、指定された領域の内側又は外側を指定する手段（３）と
、領域指定手段（２）及び領域内外指定手段（３）の出力
に応答してメモリ（１）への書込み許容候補信号を発生
する書込み許容候補信号発生手段（４）とを有するクリ
ッピング手段を所要数（５＿１・・・５＿Ｎ）備えると
共に、各クリッピング手段（５＿１・・・５＿Ｎ）の出力に応
答してメモリ（１）への書込み許容信号を発生する書込
み許容信号発生手段（６）とを備えて構成したことを特
徴とするビットマップメモリのクリッピング方式。
（２）前記指定される領域は矩形であることを特徴とす
る特許請求の範囲第１項記載のビットマップメモリのク
リッピング方式。