JP3034013B2 - 表示メモリ処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、表示画面に表示する表示データを記憶す
る表示メモリへのデータ読出し処理を実行する表示メモ
リ処理装置に関するものである。

〔従来の技術〕

従来、表示を有する処理装置において、上下左右のス
クロール処理を行うためには、下記（１），（２）の方
式によって処理される場合が多い。

（１）CPUにより直接リードライト命令を出力して、表
示メモリを直接アクセスする方式。

（２）表示コントローラにコピーコマンドを発行して、
表示コントローラにより間接アクセスする方式。

〔発明が解決しようとする課題〕

このため、（１）の方式では、ハードウエアの構成が
簡単になる反面、CPUが直接表示メモリを処理するため
表示ドット数の多い表示コントロールには処理時間がか
かる問題点が有った。

また、（２）の方式では、処理スピードは高速になる
が、ハードウエアが高価になり、コストアップにつなが
る等の問題点があった。

この発明は、上記の問題点を解決するためになされた
もので、あらかじめ転送元アドレスと、転送先アドレス
の差分アドレスを指定しておき、CPUより転送元アドレ
スがアクセスされたなら、その転送元アドレスと読出し
データを記憶し、CPUの介在なしに転送元アドレスに差
分アドレスを加えて転送アドレスを生成して当該アドレ
スに読出しデータを書込み処理することにより、安価な
ハードウエアで高速にスクロール処理できる表示メモリ
処理装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る表示メモリ処理装置は、外部より表示
メモリに対して指示される読出しアクセスを検出する検
出手段と、この検出手段により検出された読出しアクセ
スに対応する読出しアドレスを記憶する第１の記憶手段
と、この第１の記憶手段に記憶された読出しアドレスに
対応して表示メモリから読み出された表示データを記憶
する第２の記憶手段と、検出手段による表示メモリに対
する読出しアクセス検出時のアドレスとデータ転送先と
なるアドレスとの差分を指定する差分指定手段と、この
差分指定手段により指定された差分と第１の記憶手段に
記憶された読出しアドレスとから第２の記憶手段に記憶
された表示データに対する表示メモリへの転送先アドレ
スを演算する演算手段と、この演算手段により演算され
た転送先アドレスに基づいて第２の記憶手段に記憶され
た表示データを表示メモリに書込み制御する制御手段と
を設けたものである。

〔作用〕

この発明においては、検出手段により外部より表示メ
モリに対して指示される読出しアクセスが検出される
と、当該表示メモリに対して指示された読出しアドレス
が第１の記憶手段に記憶される。この第１の記憶手段に
記憶された読出しアドレスに従って表示メモリより読み
出された表示データが第２の記憶手段に読み出され、差
分指定手段により指定される検出手段による表示メモリ
に対する読出しアクセス検出時のアドレスと転送先アド
レスとの差分と、第１の記憶手段に記憶された読出しア
ドレスとから演算手段が第２の記憶手段に記憶された表
示データに対する表示メモリへの転送先アドレスを演算
し、演算された転送先アドレスに従って制御手段が第２
の記憶手段に記憶された表示データを表示メモリに転送
書込みを行い、表示データのスクロールを実行すること
を可能とする。

〔実施例〕

第１図はこの発明の一実施例を示す表示メモリ処理装
置の構成を説明するブロック図であり、１は図示しない
CPUよりのアドレス線である。２はCPUよりのデータバス
である。３はCPUよりのコントロール線であり、各種メ
モリ,I/O等のリード／ライト制御をするための信号を出
力する。

４はデコーダで、CPUが表示メモリへ読出しアクセス
するのを検出し、アドレス検出レジスタ５へ書込みを指
示する。デコーダ４はCPUが差分指示レジスタ６に書込
みアクセスするのを検出して差分指示レジスタ６に書込
みを指示する。５はアドレス検出レジスタで、CPUから
アクセスされたアドレスがデコーダ４のデコード検出に
より表示メモリへのリードアクセスであると検出される
と、そのアドレス値をデコード信号によりラッチする。

６は差分指示レジスタであり、CPUから読み出された
表示メモリの内容を、表示メモリの他のアドレスに書き
込むために、読み出された表示メモリのアドレス値と書
込み先の表示メモリアドレス値との差分アドレス値を記
憶するためのレジスタであり、デコーダ４によりアドレ
スデコードされ、データバス２の内容を記憶する。この
レジスタ値はプラスまたはマイナスの符号付き数値とす
る。７は制御部で、CPUよりのコントロール線３とデコ
ーダ４からの出力により、各種レジスタ，表示メモリの
リードライトコントロールをする。８は演算部で、アド
レス検出レジスタと差分指示レジスタ６との加算を実行
する。９はアドレスセレクタであり、CPUからの１アド
レス線１と演算部８からのアドレス線のどちらかを選択
して、表示メモリ16へ出力する。なお、当該判別は制御
部７で行い、アドレスコントロール線15によりアドレス
セレクタ９に指示される。10は表示アドレス線であり、
アドレスセレクタ９によりセレクトされたアドレス線が
表示用アドレスとなって表示メモリ16へ出力される。11
は表示データ線で、CPUからの表示データを表示メモリ1
6へ指示したり、表示メモリの内容を読出しデータレジ
スタ12に出力する。読出しデータレジスタ12は、CPUよ
りアクセスされた表示メモリの内容を制御部７からの指
示により一時記憶するラッチとして機能する。なお、表
示メモリ16はランダムアクセスメモリ（RAM）で構成さ
れている場合を示す。

なお、読出しデータレジスタ12は、CPUが表示メモリ1
6を読み出しアクセスした際のデータをラッチする。す
なわち、スクロールする際の転送元アドレスの内容をラ
ッチすることとなる。アドレス検出レジスタ５に書き込
まれたアドレスの内容が読出しデータレジスタ12に記憶
されることになる。13はデータセレクタであり、CPUよ
りのデータバス２と読出しデータレジスタ12からの表示
メモリデータのどちらかを選択して表示データ線11へ出
力する。その選別は、制御部７より指示される。すなわ
ち、通常のCPUから表示メモリへ書込みアクセスすると
きは、データバス２からデータセレクタ13を介して表示
メモリ16へ書き込まれる。スクロールの際、すなわち、
CPUから表示メモリ16へ読出しアクセスされた時は、読
出しデータレジスタ12に転送元アドレスがデータラッチ
され、その後演算部８で計算された転送先アドレスがア
ドレスセレクタ９を介してアクセスされるとき、読出し
データレジスタ12からデータセレクタ13を介して書込み
データが出力される。14は表示コントロール線である。
15はアドレスコントロール線であり、CPUからのアクセ
スと演算部８からのアクセス信号の選択指示をする。

具体的には、検出手段となるデコーダにより外部より
表示メモリ16に対して指示される読出しアクセスが検出
されると、当該表示メモリ16に対して指示された読出し
アドレスが第１の記憶手段（この実施例ではアドレス検
出レジスタ５）に記憶される。このアドレス検出レジス
タ５に記憶された読出しアドレスに従って表示メモリ16
より読み出された表示データが第２の記憶手段（この実
施例では読出しデータレジスタ12）に読み出され、差分
指定手段によりデコーダ４による表示メモリ16に対する
読出しアクセス検出時のアドレスとの差分が指定される
と、演算手段（この実施例では演算部８）が指定された
差分とアドレス検出レジスタ５に記憶された読出しアド
レスと読出しデータレジスタ12の記憶された表示データ
に対する表示メモリ16への転送先アドレスを演算し、演
算された転送先アドレスに従って制御手段（制御部７）
が読出しデータレジスタ12に記憶された表示データを表
示メモリ16に転送書込みを行い、表示データのスクロー
ルをCPUの介在なしに実行することを可能とする。

次に、第２図を参照しながらこの発明に係る表示メモ
リ処理装置における表示メモリアクセス処理動作につい
て説明する。

第２図はこの発明に係る表示メモリ処理装置における
表示メモリアクセス処理手順の一例を説明するフローチ
ャートである。なお、（１）〜（８）は各ステップを示
す。

先ず、あらかじめ差分指示レジスタ６に転送元アドレ
スと転送先アドレスの差分がセットされているかどうか
を判断し（１）、NOならば他の処理ルーチンに移行し、
YESならば表示メモリ16へのアクセスが発生したかどう
かを判定し（２）、NOならば他の処理ルーチンに移行
し、YESならばデコーダ４により読出しアドレスが検出
され、アドレス検出レジスタ５にそのアドレスが転送元
アドレス値としてセットされ（３）、さらに表示メモリ
16から読み出されたデータがデコーダ４の出力を受け、
制御部７にて検出し、表示メモリ16から読み出されたデ
ータが転送元データとして制御部７よりの信号を受け
て、読出しデータレジスタ12に記憶する（４）。

次いで、転送元アドレス値と差分アドレス値を演算部
８で演算（この場合、加算演算となる）して、転送先ア
ドレスを生成する（５）。

ここで、転送元アドレス値が転送先アドレス値よりも
小さい時は、差分レジスタ値は正の数であり、逆に大き
い時は、負の数である。次いで、制御部７より転送先ア
ドレスが生成された時間に合せてアドレスセレクタ９の
アドレスコントロール線15を制御し、さらには制御部７
より表示メモリ16への書込みコントロール信号を出力
し、読出しデータレジスタ12のデータ内容をデータセレ
クタ13を介して制御部７よりのコントロール信号に合せ
て表示データ線11へ出力することにより、転送元アドレ
スからのデータを転送先アドレスへ書込む動作が終了す
る。

次いで、更に続けて次のアドレスもスクロールするか
どうかを判定し（７）、NOならば他の処理ルーチンへ移
行し、YESならば次の転送元アドレスを生成して
（８）、ステップ（１）に戻る。

このようにして、スクロールすべき領域のデータを、
CPUより読み出す動作だけで行うことにより、あらかじ
めセットされた差分アドレス値と計算して、転送先アド
レスに順次書き込んで行くことにより、CPUよりの書込
み動作処理や転送先アドレスの生成処理なしに高速にス
クロールが可能になる。

なお、上記実施例では表示メモリ16のデータをCPU側
のデータバス２に読み出すことができない回路となる場
合について説明したが、簡単なデータ出力コントロール
回路を設けることにより、CPU側のデータバス２へデー
タを出力することも可能となる。また、スクロールモー
ドとノーマルモードとを持つことにより、スクロールモ
ードの時に、表示メモリへ読出し動作を実行した際に上
記処理モードとなり、ノーマルモードのときは、同じよ
うに読出し動作を行っても転送先アドレスには書き込ま
ないようにすれば、通常のCPUからの読み書きが可能と
なり、２つのモードを使い分けることも可能となる。ま
た、表示メモリ16へのスクロールのみならず矩形領域の
コピーを多く使うような、例えば画像処理用のメモリに
対してもこの発明を適用することができる。

〔発明の効果〕

以上説明したように、この発明は外部より表示メモリ
に対して指示される読出しアクセスを検出する検出手段
と、この検出手段により検出された読出しアクセスに対
応する読出しアドレスを記憶する第１の記憶手段と、こ
の第１の記憶手段に記憶された読出しアドレスに対応し
て表示メモリから読み出された表示データを記憶する第
２の記憶手段と、検出手段による表示メモリに対する読
出しアクセス検出時のアドレスとデータ転送先となるア
ドレスとの差分を指定する差分指定手段と、この差分指
定手段により指定された差分と第１の記憶手段に記憶さ
れた読出しアドレスとから第２の記憶手段に記憶された
表示データに対する表示メモリへの転送先アドレスを演
算する演算手段と、この演算手段により演算された転送
先アドレスに基づいて第２の記憶手段に記憶された表示
データを表示メモリに書込み制御する制御手段とを設け
たので、簡単なハードウエアにより転送元アドレスから
転送先アドレスを生成でき、従来のようにCPUにて直接
メモリの読み書きをすることによる処理よりも、格段に
高速にスクロール処理を実行できる。従って、指示され
た行またはページへの画面スクロールを高速に実行で
き、対応する文書または画像データへのデータ処理開始
までの時間を大幅に短縮できる等の優れた効果を奏す
る。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す表示メモリ処理装置
の構成を説明するブロック図、第２図はこの発明に係る
表示メモリ処理装置における表示メモリアクセス処理手
順の一例を説明するフローチャートである。 図中、１はアドレス線、２はデータバス、３はコントロ
ール線、４はデコーダ、５はアドレス検出レジスタ、６
は差分指示レジスタ、７は制御部、８は演算部、９はア
ドレスセレクタ、10は表示アドレス線、11は表示データ
線、12は読出しデータレジスタ、13はデータセレクタ、
14は表示コントロール線、15はアドレスコントロール
線、16は表示メモリである。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】表示データを記憶する表示メモリを有し、
   この表示メモリに対する前記表示データの書込み／読出
   しアクセスを実行する表示メモリ処理装置において、外
   部より前記表示メモリに対して指示される読出しアクセ
   スを検出する検出手段と、この検出手段により検出され
   た読出しアクセスに対応する読出しアドレスを記憶する
   第１の記憶手段と、この第１の記憶手段に記憶された読
   出しアドレスに対応して前記表示メモリから読み出され
   た表示データを記憶する第２の記憶手段と、前記検出手
   段による前記表示メモリに対する読出しアクセス検出時
   のアドレスとデータ転送先となるアドレスとの差分を指
   定する差分指定手段と、この差分指定手段により指定さ
   れた差分と前記第１の記憶手段に記憶された読出しアド
   レスとから前記第２の記憶手段に記憶された表示データ
   に対する表示メモリへの転送先アドレスを演算する演算
   手段と、この演算手段により演算された転送先アドレス
   に基づいて前記第２の記憶手段に記憶された表示データ
   を前記表示メモリに書込み制御する制御手段とを具備し
   たことを特徴とする表示メモリ処理装置。