JP3193929B2 - 画像処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリ中に格納されて
いる２次元の画像を処理する場合に、２次元の仮想的な
空間を想定して、その空間内での座標値または画素数で
表される画像情報を設定すると、内部でその画像情報を
メモリのアドレス情報に変換して画像処理を行なう画像
処理装置に関するものである。

【０００２】

【従来の技術】近年、画像処理装置は、電子計算機の利
用技術の進歩に伴い、ユーザインターフェースの改善と
ともに、処理の高速化が要求されている。

【０００３】画像を格納するメモリは１次元のアドレス
情報（以下、物理アドレスと称す）で管理されている
が、画像処理を行なうプログラム中では、画素の位置あ
るいは表示領域の大きさなどの２次元の画像情報を、メ
モリ中の仮想的な２次元の空間（以下、論理空間と称
す）に置き、座標値あるいは画素数のようにハードウェ
アに依存しない論理的な情報で表す方が、画像情報の管
理が行ない易い。しかし、画像処理を行なうプログラム
中で、画素の位置や領域の大きさを座標値あるいは画素
数で表すためには、メモリにアクセスする際に、画像処
理装置の内部で、座標値あるいは画素数で表される画像
情報を物理アドレスに変換する必要がある。

【０００４】以下、画像が格納されている領域（以下、
ソース画面と称す）の１画素（以下、画素Ｐと称す）
を、表示されている画面（以下、デスティネーション画
面と称す）の１画素（以下、画素Ｑと称す）に転送する
場合を例にとって説明を行なう。この場合には、図５に
示すように、ソース画面、デスティネーション画面共
に、画面の左上を原点とする２次元空間を想定し、その
中での画素Ｐ及び画素Ｑの位置は座標値で表し、ソース
画面、デスティネーション画面の大きさは画素数で表
し、ソース画面、デスティネーション画面の原点となる
画素だけを、その画素に対応するメモリアドレスで表す
ようにする。つまり、画像処理装置に設定する設定値は
以下のようになる。

【０００５】１、ソース画面の開始メモリアドレス（以
下、ＳＯＲＧと称す） ２、ソース画面の水平方向の画素数（以下、ＳＷＤと称
す） ３、画素Ｐの座標値（以下、ＳＰ、或は（ＳＰＸ、ＳＰ
Ｙ）と称す） ４、デスティネーション画面の開始メモリアドレス（以
下、ＤＯＲＧと称す） ５、デスティネーション画面の水平方向の画素数（以
下、ＤＷＤと称す） ６、画素Ｑの座標値（以下、ＤＰ、或は（ＤＰＸ、ＤＰ
Ｙ）と称す） ７、１画素を構成するビット長（以下、ｐｉｘと称す） 画像処理装置は、論理空間での画像情報を表す上記の７
つの値をそれぞれレジスタに保持し、転送する命令を実
行する際に、画素Ｐのメモリアドレス（以下、ＡＤＲＰ
と称す）と画素Ｑのメモリアドレス（以下、ＡＤＲＱと
称す）を以下の式（１）及び（２）に基づいて算出し、
ＡＤＲＰに格納されている画素Ｐの画像データをメモリ
から読みだし、ＡＤＲＱに書き込めばよい。

【０００６】 ＡＤＲＰ＝（ＳＷＤ×ＳＰＹ＋ＳＰＸ）×ｐｉｘ＋ＳＯＲＧ −−（１） ＡＤＲＱ＝（ＤＷＤ×ＤＰＹ＋ＤＰＸ）×ｐｉｘ＋ＤＯＲＧ −−（２） 以上のように、ＳＯＲＧ、ＤＯＲＧにはメモリアドレス
を設定し、その他の設定値を座標値と画素数で与え、座
標値から物理アドレスへの変換を画像処理装置に行なわ
せることにより、２次元の画像に対しての処理プログラ
ムの作成を容易にするとともに、外部制御装置の負荷を
軽減することができる。また、１画素を構成するビット
長が変わった場合でも画像処理装置に与えるプログラム
を変更する必要もない。

【０００７】以下、従来の画像処理装置について図６を
用いて説明する。図６において、５０１は、データバス
５０５を介して外部からの命令を処理して全体を制御す
る制御装置である。５０２は、画像を処理する画像デー
タ処理装置であり、制御装置５０１からの制御信号５０
６によって制御される。また画像データ処理装置５０２
はその内部に、ＡＤＲＰ及びＡＤＲＱの値を保持するレ
ジスタを保有する。５０３は、ＳＯＲＧ、ＳＷＤ、Ｓ
Ｐ、ＤＯＲＧ、ＤＷＤ、ＤＰ、ｐｉｘの値を保持するレ
ジスタであり、データバス５０７を介して制御装置５０
１とデータの入出力を行なう。５０４は、メモリであり
データバス５０８を介して画素データ処理装置５０２と
データの入出力を行なう。

【０００８】次に従来の画像処理装置の動作について説
明する。従来の画像処理装置では、外部からデータバス
５０５を介して画素Ｐを画素Ｑに転送する命令が入力さ
れると、制御装置５０１ではその命令を解釈し、レジス
タ５０３に格納されている値から（１）式及び（２）式
の演算を行ない、画像データ処理装置５０２にあるＡＤ
ＰＲ及びＡＤＲＱの値を保持するレジスタにその結果を
格納する処理を行なった後に、制御装置５０１からの制
御信号５０６によって、与えられた命令の画像処理を画
像データ処理装置５０２で実行していた。

【０００９】つまり、従来は論理空間の座標値または画
素数で表される画像情報から物理アドレスへの変換を、
論理空間での画像情報を表す上記の７つのレジスタの値
が変更されたかどうかに関わらず、画像を処理する命令
を実行する毎に式（１）及び（２）のような演算を必ず
行なうことにより実現していた。

【００１０】

【発明が解決しようとする課題】しかしながら上記の従
来の方式では、論理空間での画像情報を表すレジスタが
変更されてないにも関わらず、画像を処理する命令を実
行する毎に、命令処理中で論理空間の座標値または画素
数で表される画像情報から物理アドレスへの変換のため
の演算を必ず行なってしまい、レジスタの内容が変更さ
れていないために変換処理を行なわなくていい場合でも
無駄な演算処理を行なってしまうという課題を有してい
た。上記の７つのレジスタのうち、いずれか一つが変更
された時に、変更されたレジスタに応じて、式（１）も
しくは式（２）の演算を行なう方式とすれば、レジスタ
が変更された時のみ変換処理が行なわれることとなる。
しかしながら、この方式の場合でも、例えば、ＳＯＲＧ
とＳＷＤの２つを変更すると式（１）の演算を２回行う
ことになるというように、レジスタを変更するたびに式
（１）あるいは式（２）の演算が発生することになり、
無駄な演算処理を行なうという課題の解決は行なわれて
いないこととなる。また、前の画像を処理する命令を実
行した時の、上記の７つのレジスタすべての値を保持し
て、新しい命令を実行する時に、保存していたレジスタ
の値と現在のレジスタの値を比較すれば、無駄な演算処
理は発生しないが、７つのレジスタの値を保持する機構
が必要となり、回路規模やメモリ規模が大きくなるとい
う新しい課題が発生する。本発明は上記従来技術の課題
を解決するもので、論理空間での画像情報を表すレジス
タを監視することにより、論理空間の座標値または画素
数で表される画像情報から物理アドレスへの変換を効率
良く行なう画像処理装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】上記課題を解決するため
に本発明の画像処理装置は、２次元の画像を格納するメ
モリと、メモリ中の２次元の仮想的な空間を定義する第
１の画像情報と、前記２次元の仮想的な空間をメモリ中
に配置した時の開始メモリアドレスを示す第２の画像情
報と、画像処理の対象となる領域を前記２次元の仮想的
な空間内で定義する第３の画像情報と、あらかじめ前記
メモリに格納された画像をソース画像とし、前記メモリ
に書き込む画像をデスティネーション画像とし、前記ソ
ース画像及び前記デスティネーション画像それぞれに対
する前記第１の画像情報と前記第２の画像情報と前記第
３の画像情報とを記憶する記憶装置と、前記ソース画像
に関する前記記憶装置の内容が変更された場合に内容が
変更されたという情報を記憶するとともに変更されたこ
とを表す第１の信号を出力する第１の変更情報記憶装置
と、前記デスティネーション画像に関する前記記憶装置
の内容が変更された場合に内容が変更されたという情報
を記憶するとともに変更されたことを表す第３の信号を
出力する第２の変更情報記憶装置と、前記第１及び第２
の変更情報記憶装置が出力する前記第１及び第３の信号
によって割り込み処理を要求する第２の信号を出力する
割り込み発生装置と、画像処理装置に与えられる命令を
処理して画像処理装置全体の制御を行なうとともに前記
第２の信号によって割り込み処理を行なう制御装置と、
前記制御装置によって制御されて画像データの処理を行
なう画像データ処理装置を具備し、メモリからの画像の
読みだしあるいは書き込みを行なう処理が発生する命令
が画像処理装置に与えられた時に、ソース画像に対する
前記第１の画像情報あるいは前記第２の画像情報あるい
は前記第３の画像情報が変更されたという情報が前記第
１の変更情報記憶装置に記憶されている場合にのみ、前
記制御装置が割り込み処理によってソース画像に対する
前記第３の画像情報をメモリのアドレス情報に変換し、
デスティネーション画像に対する前記第１の画像情報あ
るいは前記第２の画像情報あるいは前記第３の画像情報
が変更されたという情報が前記第２の変更情報記憶装置
に記憶されている場合にのみ、前記制御装置が割り込み
処理によってデスティネーション画像に対する前記第３
の画像情報をメモリのアドレス情報に変換する構成とな
っている。

【００１２】

【作用】本発明は上記構成によって、２次元の仮想的な
空間を定義する第１の画像情報と、２次元の仮想的な空
間をメモリ中に配置した時の開始メモリアドレスを示す
第２の画像情報と、画像処理の対象となる領域を２次元
の空間内で定義する第３の画像情報とを記憶する記憶装
置の内容が変更された場合に変更情報を割り込み情報と
して記憶し、仮想空間の座標値または画素数で表される
画像情報をメモリのアドレス情報へ変換する必要がある
命令が実行される時に、割り込みによって上記の変換を
行なうことにより、仮想的な空間の座標値で表されてい
るソース画像、またはデスティネーション画像に対する
第３の画像情報からメモリのアドレス情報への変換を必
要な時のみ行なうことができる。

【００１３】

【実施例】以下、本発明の実施例について、従来の技術
の説明と同様に、図５に示したソース画面の画素Ｐをデ
スティネーション画面中の画素Ｑに転送する場合を例に
して、図面を参照しながら説明する。

【００１４】図１は本発明の実施例における画像処理装
置のブロック図である。図１において、１０１は、論理
空間での画像情報を表すレジスタが変更されたために、
座標値から物理アドレスへの変換をする演算を行なう必
要が生じた情報を記憶する変更情報記憶装置であり、変
更情報信号１０７を出力する。１０２は、変更情報記憶
装置１０１からの信号１０７に従って座標値から物理ア
ドレスへの変換処理を行なう割り込み処理を発生させる
ための割り込み信号１０８を生成する割り込み発生装置
である。１０３は、データバス１０９を介して外部から
与えられる命令を実行して画像を処理するための制御を
行なうと共に、割り込み発生装置１０２からの信号１０
８によって割り込み処理を行なったり、変更情報記憶装
置１０１の制御信号１１３や割り込み発生装置１０２に
割り込み信号を出力することを許可する制御信号１１４
を出力したりする制御装置である。１０４は、メモリ１
０６からデータバス１１２を介して画像データを読み込
み、内部で画像処理を行ない、その結果をデータバス１
１２を介してメモリ１０６に書き込む処理を行なう画像
データ処理装置であり、制御装置１０３が出力する制御
信号１１０によって制御されている。また画像データ処
理装置１０４はその内部に、ＡＤＲＰ及びＡＤＲＱの値
を保持するレジスタを保有する。１０５は、ＳＯＲＧ、
ＳＷＤ、ＳＰ、ＤＯＲＧ、ＤＷＤ、ＤＰ、ｐｉｘの値を
保持するレジスタであり、制御装置１０３からデータバ
ス１１１を介してデータの入出力を行なう。１０６は画
像データを記憶するメモリであり、データバス１１２を
介して画像処理制御装置１０３とデータの入出力を行な
う。

【００１５】次に図２を用いて、変更情報記憶装置１０
１と割り込み発生装置１０２について詳しく説明する。
始めに変更情報記憶装置１０１について説明する。図２
において、２０１は論理和回路であり、ＳＰが変更され
たことを表す信号１１３ａと、ＳＷＤが変更されたこと
を表す信号１１３ｂと、ＳＯＲＧが変更されたことを表
す信号１１３ｃと、ｐｉｘが変更されたことを表す信号
１１３ｇの論理和を出力する。２０２はＲＳフリップフ
ロップであり、論理和回路２０１の出力が１になった場
合に出力信号１０７ａを１にし、リセット信号１１３ｈ
が１になるまで、論理和回路２０１の出力が１になった
という情報を保持する。つまり、信号１０７ａはＳＰ、
ＳＷＤ、ＳＯＲＧ、ｐｉｘのうちどれかが変更されたと
いう情報を表す。２０３は論理和回路であり、ＤＰが変
更されたことを表す信号１１３ｄと、ＤＷＤが変更され
たことを表す信号１１３ｅと、ＤＯＲＧが変更されたこ
とを表す信号１１３ｆと、ｐｉｘが変更されたことを表
す信号１１３ｇの論理和を出力する。２０４はＲＳフリ
ップフロップであり、論理和回路２０３の出力が１にな
った場合に出力信号１０７ｂを１にし、リセット信号１
１３ｉが１になるまで、論理和回路２０３の出力が１に
なったという情報を保持する。つまり、信号１０７ｂは
ＤＰ、ＤＷＤ、ＤＯＲＧ、ｐｉｘのうちどれかが変更さ
れたという情報を表す。次に割り込み発生装置１０２に
ついて説明する。２０５は論理和回路であり、変更情報
記憶装置１０１が出力した信号１０７ａと信号１０７ｂ
の論理和演算を行なう。２０６は論理積回路であり、論
理和回路２０５が出力した信号と割り込みを許可する信
号である信号１１４の論理積演算を行い、割り込み信号
１０８ａを出力する。つまり、割り込み許可信号１１４
が１の時に、信号１０７ａあるいは信号１０７ｂのどち
らかが１であれば割り込み信号１０８ａは１となる。２
０７はデコーダであり、信号１０７ａあるいは信号１０
７ｂが１の場合の割り込み時の割り込みアドレス１０８
ｂを発生する。デコーダ２０７は、内部に優先回路をも
っており信号１０７ａと信号１０７ｂがどちらも１の場
合にどちらの割り込みを優先させるか、つまりどちらの
割り込みアドレスを出力するかを決定する回路を有して
いる。本実施例では以下、信号１０７ａと信号１０７ｂ
がどちらも１の場合には信号１０７ａによる割り込みを
優先させることにする。なお、図２中の１１３ａ〜１１
３ｉまでを図１においては１１３と表しており、図２中
の１０７ａ、１０７ｂを図１においては１０７と表して
おり、図２中の１０８ａ、１０８ｂを図１においては１
０８と表している。

【００１６】以上のように構成された画像処理装置につ
いて、その動作を説明する。図３は、図６のソース画面
の画素Ｐをデスティネーション画面の画素Ｑに転送する
場合のプログラムの一例である。図３のプログラムにお
いて、”ＬＤ Ａ，ａ”とはレジスタＡにａという値を
入力することを表す命令であり、例えば命令１の”ＬＤ
ＳＰ，ａ”が実行されると、レジスタＳＰにａを入力
されることとなる。また、”ＴＲＡＮ”とはＬＤ命令に
よって画像処理装置に設定された値にしたがって画像を
転送する命令であり、例えば命令８の”ＴＲＡＮ”が実
行されると、命令１から命令７までのＬＤ命令によって
設定されたレジスタの値に従って、画素Ｐが画素Ｑに転
送されることとなる。以下、図３に示したプログラムを
実行する場合の本画像処理装置の動作を説明する。

【００１７】１）命令１を実行することにより、レジス
タＳＰに値ａを設定する。実際には、データバス１０９
を介して制御装置１０３にＬＤ命令が入力され、制御装
置１０３ではＬＤ命令を解釈して、レジスタ１０５中の
レジスタＳＰにａという値を設定することとなる。ま
た、この時、ＳＰが変更されたという信号１１３ａが１
となり、従来の技術で示した（１）式の演算を行なう必
要が生じたことを表す信号１０７ａが１となる。

【００１８】２）命令２を実行することにより、命令１
の場合と同様にレジスタＳＷＤに値ｂを設定する。この
時は、ＳＷＤが変更されたという信号１０７ｂが発生す
るが、信号１０７ａは命令１の処理ですでに１となって
いるため、信号１０７ａの状態は変更されない。

【００１９】３）命令３を実行することにより、命令１
の場合と同様にレジスタＳＯＲＧに値ｃを設定する。こ
の時は、ＳＯＲＧが変更されたという信号１１３ｃが発
生するが、信号１０７ａは命令１の処理ですでに１とな
っているため、信号１０７ａの状態は変更されない。

【００２０】４）命令４を実行することにより、命令１
の場合と同様にレジスタＤＰに値ｄを設定する。この
時、ＤＰが変更されたという信号１１３ｄが発生し、従
来の技術で示した（２）式の演算を行なう必要が生じた
ことを表す信号１０７ｂが１となる。

【００２１】５）命令５を実行することにより、命令１
の場合と同様にレジスタＤＷＤに値ｅを設定する。この
時は、ＤＷＤが変更されたという信号１１３ｅが発生す
るが、信号１０７ｂは命令４の処理ですでに１となって
いるため、信号１０７ｂの状態は変更されない。

【００２２】６）命令６を実行することにより、命令１
の場合と同様にレジスタＤＯＲＧに値ｆを設定する。こ
の時は、ＤＯＲＧが変更されたという信号１１３ｆが発
生するが、信号１０７ｂは命令４の処理ですでに１とな
っているため、信号１０７ｂの状態は変更されない。

【００２３】７）命令７を実行することにより、レジス
タｐｉｘに値ｇを設定する。この時は、ｐｉｘが変更さ
れたという信号１１３ｇが発生するが、信号１０７ａは
命令１の処理で、信号１０７ｂは命令４の処理でそれぞ
れ１となっているため、信号１０７ａ、１０７ｂの状態
は変更されない。

【００２４】８）命令８を実行することにより、転送命
令ＴＲＡＮが実行される。ＴＲＡＮ命令の最初で制御装
置１０３が割り込み許可信号１１４を１にすることによ
り、割り込み発生装置１０２では、始めに（１）式の演
算を行なうための割り込み信号１０８ａと割り込みアド
レス１０８ｂが発生する。制御装置１０３では、信号１
０８ａと１０８ｂに基づいて（１）式の演算を行なって
座標値から物理アドレスへの変換を行なう割り込み処理
を行ない、得られたＡＤＲＰの値を画像データ処理装置
１０４の中にあるレジスタに設定する。割り込み処理が
終了すると、制御装置１０３は、リセット信号１１３ｈ
を発生して信号１０７ａの値を０にする。次に再び割り
込み発生装置１０２で、（２）式の演算を行なうための
割り込み信号１０８ａと割り込みアドレス１０８ｂが発
生する。制御装置１０３では、信号１０８ａと１０８ｂ
に基づいて（２）式の演算を行なって座標値から物理ア
ドレスへの変換を行なう割り込み処理を行ない、得られ
たＡＤＲＱの値を画像データ処理装置１０４の中にある
レジスタに設定する。割り込み処理が終了すると、制御
装置１０３は、リセット信号１１３ｉを発生して信号１
０７ｂの値を０にする。その後、割り込みは発生しない
ので、制御装置１０３で画像データ処理装置１０４を制
御することにより外部から与えられた転送命令ＴＲＡＮ
が実行される。

【００２５】以上のように本発明の構成では、論理空間
での画像情報を表すレジスタが変更されたかどうかの情
報を記憶し、その情報によって割り込みを発生させ、割
り込み処理によって座標値から物理アドレスへの変換の
ための演算を行なっている。このため、前の画像を処理
する命令を実行した時のすべてのレジスタの値を記憶す
る機構を必要としない。本発明の構成により、例えば、
図４に示したプログラム例のように、図３で示したプロ
グラムに”命令９：ＬＤ ＤＰ，ｈ”、”命令１０：Ｔ
ＲＡＮ”の２つの命令を追加して、１度ＴＲＡＮ命令を
実行した後に、ＤＰの値を変更して再びＴＲＡＮ命令を
実行するような場合に、従来では２回めのＴＲＡＮを実
行する際に、（１）式と（２）式の両方の演算を再び行
なう必要があったが、本方式では（２）式のみの演算を
実行することになるため、演算処理時間を短縮すること
が可能となる。また、図３に示したプログラムを実行す
る場合の本発明の動作について、１）命令１の動作から
８）命令８の動作までの説明からも明らかなように、図
３の命令１から命令７までを実行している時には、式
（１）および式（２）の演算は行なわれておらず、実際
にメモリ１０６へのアクセスが実行される命令８を実行
する時に、始めて割り込み処理によって、式（１）およ
び式（２）の演算が行なわれることとなる。つまり、本
発明の構成では、実際に物理アドレスへの変換を必要と
する命令を実行する時のみ、式（１）および式（２）の
必要な方の演算が行なわれることとなり、物理アドレス
への変換を効率良く行なうことができるのである。本発
明の実施例では、論理空間での画像情報として、ソース
画面の開始メモリアドレス（ＳＯＲＧ）、ソース画面の
水平方向の画素数（ＳＷＤ）、画素Ｐの座標値（ＳＰ、
或は（ＳＰＸ、ＳＰＹ））、デスティネーション画面の
開始メモリアドレス（ＤＯＲＧ）、デスティネーション
画面の水平方向の画素数（ＤＷＤ）、画素Ｑの座標値
（ＤＰ、或は（ＤＰＸ、ＤＰＹ））、１画素を構成する
ビット長（ｐｉｘ）を示した。これらの値は、論理空間
を定義する画像情報と画像処理の対象となる領域を定義
する画像情報の２つに分類することができる。論理空間
を定義する画像情報とは即ち、ＳＯＲＧ、ＳＷＤ、ＤＯ
ＲＧ、ＤＷＤ、ｐｉｘであり、画像処理の対象となる領
域を定義する画像情報とは即ち、ＳＰ及びＤＰである。
式（１）及び式（２）から分かるように、論理空間を定
義する画像情報は、画像処理の対象となる領域を定義す
る画像情報をメモリのアドレス情報に変換する時の、変
換方法を決定するパラメータとなる。さらに、論理空間
を定義する画像情報は、２つに分類される。つまり、論
理空間の大きさを定義するための情報である、ＳＷＤ、
ＤＷＤ、ｐｉｘと、論理空間をメモリアドレスに変換す
るための情報である、ＳＯＲＧ、ＤＯＲＧである。例え
ば、画像処理の対象となる領域を定義する画像情報であ
るＳＰが変更されていない場合でも、論理空間を定義す
るＳＷＤもしくはｐｉｘが変更されていれば、当然式
（１）の演算を行なって、メモリアドレスへの変換を行
なわなければならない。さらに、ＳＰのみならず、論理
空間を定義するＳＷＤ、ｐｉｘのいずれが変更されてい
ない場合でも、ＳＯＲＧが変更されていれば、やはり式
（１）の演算を行なって、メモリアドレスへの変換を行
なわなければならないのである。つまり、本発明は、画
像処理の対象となる領域が変更された場合のみならず、
論理空間からメモリのアドレス情報の変換方法が変更さ
れた場合でも、画像処理の対象となる領域を定義する画
像情報からメモリのアドレス情報への変換処理を、必要
な時のみ行なうことができ、アドレス変換を効率良く実
現することができる。

【００２６】本実施例では、割り込み処理によって座標
値から物理アドレスへの変換を行なっているが、これは
転送命令ＴＲＡＮの最初に図２の１０７ａの値と１０７
ｂの値をプログラムで判断させることにより、座標値か
ら物理アドレスへの変換を行なう必要がある場合にその
処理をさせる構成にしても、同様の効果が得られる。

【００２７】

【発明の効果】以上のように本発明は、２次元の画像を
格納するメモリと、メモリ中の２次元の仮想的な空間を
定義する第１の画像情報と、前記２次元の仮想的な空間
をメモリ中に配置した時の開始メモリアドレスを示す第
２の画像情報と、画像処理の対象となる領域を前記２次
元の仮想的な空間内で定義する第３の画像情報と、あら
かじめ前記メモリに格納された画像をソース画像とし、
前記メモリに書き込む画像をデスティネーション画像と
し、前記ソース画像及び前記デスティネーション画像そ
れぞれに対する前記第１の画像情報と前記第２の画像情
報と前記第３の画像情報とを記憶する記憶装置と、前記
ソース画像に関する前記記憶装置の内容が変更された場
合に内容が変更されたという情報を記憶するとともに変
更されたことを表す第１の信号を出力する第１の変更情
報記憶装置と、前記デスティネーション画像に関する前
記記憶装置の内容が変更された場合に内容が変更された
という情報を記憶するとともに変更されたことを表す第
３の信号を出力する第２の変更情報記憶装置と、前記第
１及び第２の変更情報記憶装置が出力する前記第１及び
第３の信号によって割り込み処理を要求する第２の信号
を出力する割り込み発生装置と、画像処理装置に与えら
れる命令を処理して画像処理装置全体の制御を行なうと
ともに前記第２の信号によって割り込み処理を行なう制
御装置と、前記制御装置によって制御されて画像データ
の処理を行なう画像データ処理装置を具備し、メモリか
らの画像の読みだしあるいは書き込みを行なう処理が発
生する命令が画像処理装置に与えられた時に、ソース画
像に対する前記第１の画像情報あるいは前記第２の画像
情報あるいは前記第３の画像情報が変更されたという情
報が前記第１の変更情報記憶装置に記憶されている場合
にのみ、前記制御装置が割り込み処理によってソース画
像に対する前記第３の画像情報をメモリのアドレス情報
に変換し、デスティネーション画像に対する前記第１の
画像情報あるいは前記第２の画像情報あるいは前記第３
の画像情報が変更されたという情報が前記第２の変更情
報記憶装置に記憶されている場合にのみ、前記制御装置
が割り込み処理によってデスティネーション画像に対す
る前記第３の画像情報をメモリのアドレス情報に変換す
ることにより、前の画像を処理する命令を実行した時の
すべてのレジスタの値を記憶する機構を必要とせずに、
ソース画像及びデスティネーション画像それぞれに対し
て、論理空間からメモリのアドレス情報への変換を必要
な時にのみ行なうことができるとともに、画像処理の対
象となる領域を定義する第３の画像情報が変更された場
合のみならず、第３の画像情報が変更されていなくて
も、第１の画像情報あるいは第２の画像情報が変更され
ることによって、仮想空間からメモリのアドレス情報に
変換するための変換方法が変更された場合でも、論理空
間からメモリのアドレス情報への変換を、、ソース画像
及びデスティネーション画像それぞれに対して、前記と
同様に必要な時にのみ行なうことができる優れた画像処
理装置を実現するものである。

【図面の簡単な説明】

【図１】本発明の一実施例における画像処理装置のブロ
ック構成図

【図２】本発明の図１の変更情報記憶装置１０１と割り
込み発生装置１０２の詳細図

【図３】本発明の一実施例におけるプログラム図

【図４】本発明の一実施例におけるプログラム図

【図５】本発明の実施例及び従来の座標値から物理アド
レスへの変換を示す概念図

【図６】従来の画像処理装置のブロック構成図

【符号の説明】

１０１ 変更情報記憶装置 １０２ 割り込み発生装置 １０３ 制御装置 １０４ 画像データ処理装置 １０５ レジスタ １０６ メモリ １０７ 変更情報信号 １０８ 割り込み信号 １０９ データバス １１０ 制御信号 １１１ データバス １１２ データバス １１３ 制御信号 １１４ 制御信号 ２０１ 論理和回路 ２０２ ＲＳフリップフロップ ２０３ 論理和回路 ２０４ ＲＳフリップフロップ ２０５ 論理和回路 ２０６ 論理積回路 ２０７ デコーダ ５０１ 制御装置 ５０２ 画像データ処理装置 ５０３ レジスタ ５０４ メモリ ５０５ データバス ５０６ 制御信号 ５０７ データバス ５０８ データバス

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上杉 明夫 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 高山 哲 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 小野寺 千香 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭63−157247（ＪＰ，Ａ) 特開 昭63−255731（ＪＰ，Ａ) 特開 昭63−226779（ＪＰ，Ａ) 特開 昭61−216072（ＪＰ，Ａ) 特開 平２−232759（ＪＰ，Ａ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 ２次元の画像を格納するメモリと、メモ
   リ中の２次元の仮想的な空間を定義する第１の画像情報
   と、前記２次元の仮想的な空間をメモリ中に配置した時
   の開始メモリアドレスを示す第２の画像情報と、画像処
   理の対象となる領域を前記２次元の仮想的な空間内で定
   義する第３の画像情報と、あらかじめ前記メモリに格納
   された画像をソース画像とし、前記メモリに書き込む画
   像をデスティネーション画像とし、前記ソース画像及び
   前記デスティネーション画像それぞれに対する前記第１
   の画像情報と前記第２の画像情報と前記第３の画像情報
   とを記憶する記憶装置と、前記ソース画像に関する前記
   記憶装置の内容が変更された場合に内容が変更されたと
   いう情報を記憶するとともに変更されたことを表す第１
   の信号を出力する第１の変更情報記憶装置と、前記デス
   ティネーション画像に関する前記記憶装置の内容が変更
   された場合に内容が変更されたという情報を記憶すると
   ともに変更されたことを表す第３の信号を出力する第２
   の変更情報記憶装置と、前記第１及び第２の変更情報記
   憶装置が出力する前記第１及び第３の信号によって割り
   込み処理を要求する第２の信号を出力する割り込み発生
   装置と、画像処理装置に与えられる命令を処理して画像
   処理装置全体の制御を行なうとともに前記第２の信号に
   よって割り込み処理を行なう制御装置と、前記制御装置
   によって制御されて画像データの処理を行なう画像デー
   タ処理装置を具備し、メモリからの画像の読みだしある
   いは書き込みを行なう処理が発生する命令が画像処理装
   置に与えられた時に、ソース画像に対する前記第１の画
   像情報あるいは前記第２の画像情報あるいは前記第３の
   画像情報が変更されたという情報が前記第１の変更情報
   記憶装置に記憶されている場合にのみ、前記制御装置が
   割り込み処理によってソース画像に対する前記第３の画
   像情報をメモリのアドレス情報に変換し、デスティネー
   ション画像に対する前記第１の画像情報あるいは前記第
   ２の画像情報あるいは前記第３の画像情報が変更された
   という情報が前記第２の変更情報記憶装置に記憶されて
   いる場合にのみ、前記制御装置が割り込み処理によって
   デスティネーション画像に対する前記第３の画像情報を
   メモリのアドレス情報に変換することを特徴とする画像
   処理装置。
2. 【請求項２】 ２次元の画像を格納するメモリと、メモ
   リ中の２次元の仮想的 な空間を定義する第１の画像情報
   と前記２次元の仮想的な空間をメモリ中に配置した時の
   開始メモリアドレスを示す第２の画像情報と画像処理の
   対象となる領域を前記２次元の仮想的な空間内で定義す
   る第３の画像情報とを記憶する記憶装置と、前記記憶装
   置の内容が変更された場合に内容が変更されたという情
   報を記憶するとともに変更されたことを表す信号を出力
   する変更情報記憶装置と、画像データの処理を行なう画
   像データ処理装置と、命令を処理して全体の制御を行な
   うとともに、メモリからの画像の読みだしあるいは書き
   込みを行なう処理が発生する命令が画像処理装置に与え
   られた時に、ソース画像に対する前記第１の画像情報あ
   るいは前記第２の画像情報あるいは前記第３の画像情報
   が変更されたという情報が前記第１の変更情報記憶装置
   に記憶されている場合にのみ、前記制御装置が割り込み
   処理によってソース画像に対する前記第３の画像情報を
   メモリのアドレス情報に変換し、デスティネーション画
   像に対する前記第１の画像情報あるいは前記第２の画像
   情報あるいは前記第３の画像情報が変更されたという情
   報が前記第２の変更情報記憶装置に記憶されている場合
   にのみ、前記制御装置が割り込み処理によってデスティ
   ネーション画像に対する前記第３の画像情報をメモリの
   アドレス情報に変換する制御装置を備えたことを特徴と
   する画像処理装置。