JPH0573240B2 - - Google Patents
Info
- Publication number
- JPH0573240B2 JPH0573240B2 JP61037044A JP3704486A JPH0573240B2 JP H0573240 B2 JPH0573240 B2 JP H0573240B2 JP 61037044 A JP61037044 A JP 61037044A JP 3704486 A JP3704486 A JP 3704486A JP H0573240 B2 JPH0573240 B2 JP H0573240B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- write
- data
- main control
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 6
- 230000014759 maintenance of location Effects 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Memory System (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンピユータに接続され、画像データ
の読出し／書込みが可能な画像表示機能のある画
像メモリ装置に関する。
の読出し／書込みが可能な画像表示機能のある画
像メモリ装置に関する。
この種の画像メモリ装置においては、奥行き方
向のビツトに対し、特定のビツトのみを新たに書
き換え、その他のビツトは前のデータを保持する
というビツト単位の書込みモードが必要である。
一方、従来の画像メモリは、一般的にはビツト単
位の書込みの制御はできず、通常８ビツト等の奥
行きの画素単位で書込み制御が可能であつた。こ
のような画像メモリにビツト単位の書込みを行な
うためには、ビツトマスクという機能を外部に設
け、マスクビツトがオン（前のデータ保持）の場
合はいつたん画像メモリからデータを読出し、こ
のデータを再び同一アドレスの画像メモリに書込
むというメモリICのリードモデイフアイライト
モードを使用することが一般的に行なわれてい
た。
向のビツトに対し、特定のビツトのみを新たに書
き換え、その他のビツトは前のデータを保持する
というビツト単位の書込みモードが必要である。
一方、従来の画像メモリは、一般的にはビツト単
位の書込みの制御はできず、通常８ビツト等の奥
行きの画素単位で書込み制御が可能であつた。こ
のような画像メモリにビツト単位の書込みを行な
うためには、ビツトマスクという機能を外部に設
け、マスクビツトがオン（前のデータ保持）の場
合はいつたん画像メモリからデータを読出し、こ
のデータを再び同一アドレスの画像メモリに書込
むというメモリICのリードモデイフアイライト
モードを使用することが一般的に行なわれてい
た。
〔発明が解決しようとする問題点〕
上述した従来のメモリICのリードモデイフア
イライトモードを使用したマスク書込みでは、メ
モリの書込み速度はメモリICのリードモデイフ
アイライトサイクルの周期で決定される速度に固
定され、マスクビツトが全ビツトオフ（新データ
書込み）の場合、ライトオンリイモードでより高
速に書込めるにもかかわらず、より低速のリード
モデイフアイライトモードで書込むことになり、
書込み速度が低く抑えられるという欠点がある。
イライトモードを使用したマスク書込みでは、メ
モリの書込み速度はメモリICのリードモデイフ
アイライトサイクルの周期で決定される速度に固
定され、マスクビツトが全ビツトオフ（新データ
書込み）の場合、ライトオンリイモードでより高
速に書込めるにもかかわらず、より低速のリード
モデイフアイライトモードで書込むことになり、
書込み速度が低く抑えられるという欠点がある。
本発明の画像メモリ書込み制御回路は、画像メ
モリの書込み要求があつたとき、読出し命令を出
力し、次いで書込み命令を出力する主制御部と、
マスクデータを入力し、該マスクデータが画像メ
モリのデータの全ビツト書換えと、一部ビツトの
保持とのいずれを示しているかを判定し、判定結
果を出力する判定手段と、判定手段の判定結果が
全ビツト書換えを示しているときは主制御部が出
力する読出し命令を出力せず、判定手段の判定結
果が一部ビツトの保持を示しているときは該読出
し命令を出力し、主制御部が書込み命令を出力す
るときは、判定手段の判定結果の如何にかかわら
ず該書込み命令を出力すると第１のゲート手段
と、第１のゲート手段の出力を入力とし、入力さ
れる読出し／書込み命令に応じて、所定のアクセ
ス期間、画像メモリに対し読出し／書込み信号を
出力し、かつ前記入力が読出し命令である場合に
は、前記所定の読出し期間、主制御部が次の処理
を実行することを禁止する禁止信号を主制御部に
出力する読出し／書込み制御手段を有する。
モリの書込み要求があつたとき、読出し命令を出
力し、次いで書込み命令を出力する主制御部と、
マスクデータを入力し、該マスクデータが画像メ
モリのデータの全ビツト書換えと、一部ビツトの
保持とのいずれを示しているかを判定し、判定結
果を出力する判定手段と、判定手段の判定結果が
全ビツト書換えを示しているときは主制御部が出
力する読出し命令を出力せず、判定手段の判定結
果が一部ビツトの保持を示しているときは該読出
し命令を出力し、主制御部が書込み命令を出力す
るときは、判定手段の判定結果の如何にかかわら
ず該書込み命令を出力すると第１のゲート手段
と、第１のゲート手段の出力を入力とし、入力さ
れる読出し／書込み命令に応じて、所定のアクセ
ス期間、画像メモリに対し読出し／書込み信号を
出力し、かつ前記入力が読出し命令である場合に
は、前記所定の読出し期間、主制御部が次の処理
を実行することを禁止する禁止信号を主制御部に
出力する読出し／書込み制御手段を有する。
このように、全ビツト新データ書込みの場合
と、一部ビツト書換えの場合とによつて異る処理
が行われるようにし、特に、全ビツト新データ書
込みの場合には主制御部は画像メモリに対し読出
し動作を行わず、直ちに次のプログラムステツプ
である書込みを実行するようにすることにより、
従来のリードモデイフアイライトモードによる全
ビツト新データ書込みに比べ、書込み速度を向上
させることができる。
と、一部ビツト書換えの場合とによつて異る処理
が行われるようにし、特に、全ビツト新データ書
込みの場合には主制御部は画像メモリに対し読出
し動作を行わず、直ちに次のプログラムステツプ
である書込みを実行するようにすることにより、
従来のリードモデイフアイライトモードによる全
ビツト新データ書込みに比べ、書込み速度を向上
させることができる。
次に、本発明の実施例について図面を参照して
説明する。
説明する。
第１図は本発明の画像メモリ書込み制御回路の
一実施例のブロツク図、第２図は本実施例の主制
御部６のメモリ書込みのプログラムフローであ
る。
一実施例のブロツク図、第２図は本実施例の主制
御部６のメモリ書込みのプログラムフローであ
る。
マスクチエツク回路７はマスクデータを入力
し、該データが画像メモリデータの全ビツト書換
え（全マスクビツトオフ）と、一部ビツトの保持
（１以上のマスクビツトオン）のいずれを示して
いるかを判定し、前者の場合には“０”、後者の
場合には“１”の信号を出力する。リクエストゲ
ート回路８は主制御部６の出力を第１の入力、マ
スクチエツク回路７の出力を第２の入力とし、第
２の入力が“０”、すなわち全マスクビツトオフ
である場合には、主制御部６が出力する読出し命
令を出力せず、第２の入力が“１”、すなわち１
以上のマスクビツトオンの場合には該読出し命令
を出力し、また第１の入力が書込み命令であると
きは、第２の入力の如何にかゝわらず該書込み命
令を出力する。ウエイト発生器５は、リクエスト
ゲート回路８の出力を入力とし、リクエストゲー
ト回路８が読出し命令を出力するとき（すなわち
マスクデータが、１以上のマスクビツトオンのと
き）、読出し書込みサイクル発生器４が発生する
読出し／書込み信号の読出し期間が終了するま
で、主制御部６が次の処理を実行することを禁止
するウエイト信号を主制御装置６に出力し、かつ
画像メモリ１に対して読出し信号を送出する。ま
た、ウエイト発生器５は入力信号が書込み命令で
あるときは、ウエイト信号を出力することなく直
ちに画像メモリ１に対し書込み信号を送出する。
読出し信号によつて読み出された画像メモリ１の
データは読出しデータレジスタ３で保持される。
マスクゲート回路２は、マスクデータ、読出しデ
ータレジスタ３の出力および書込みデータをそれ
ぞれ入力し、マスクデータに示されているマスク
オンのビツトには読出しデータレジスタ３の出力
を選択し、マスクオフのビツトには書込みデータ
を選択して出力する。
し、該データが画像メモリデータの全ビツト書換
え（全マスクビツトオフ）と、一部ビツトの保持
（１以上のマスクビツトオン）のいずれを示して
いるかを判定し、前者の場合には“０”、後者の
場合には“１”の信号を出力する。リクエストゲ
ート回路８は主制御部６の出力を第１の入力、マ
スクチエツク回路７の出力を第２の入力とし、第
２の入力が“０”、すなわち全マスクビツトオフ
である場合には、主制御部６が出力する読出し命
令を出力せず、第２の入力が“１”、すなわち１
以上のマスクビツトオンの場合には該読出し命令
を出力し、また第１の入力が書込み命令であると
きは、第２の入力の如何にかゝわらず該書込み命
令を出力する。ウエイト発生器５は、リクエスト
ゲート回路８の出力を入力とし、リクエストゲー
ト回路８が読出し命令を出力するとき（すなわち
マスクデータが、１以上のマスクビツトオンのと
き）、読出し書込みサイクル発生器４が発生する
読出し／書込み信号の読出し期間が終了するま
で、主制御部６が次の処理を実行することを禁止
するウエイト信号を主制御装置６に出力し、かつ
画像メモリ１に対して読出し信号を送出する。ま
た、ウエイト発生器５は入力信号が書込み命令で
あるときは、ウエイト信号を出力することなく直
ちに画像メモリ１に対し書込み信号を送出する。
読出し信号によつて読み出された画像メモリ１の
データは読出しデータレジスタ３で保持される。
マスクゲート回路２は、マスクデータ、読出しデ
ータレジスタ３の出力および書込みデータをそれ
ぞれ入力し、マスクデータに示されているマスク
オンのビツトには読出しデータレジスタ３の出力
を選択し、マスクオフのビツトには書込みデータ
を選択して出力する。
次に、本実施例の動作について説明する。
画像メモリ１に書込み要求があると、主制御部
６は第２図のプログラムフローに示すように、ま
ず読出し命令を出力する（処理１）。リクエスト
ゲート回路８は読出し命令を受けると、マスクチ
エツク回路７の出力が“１”か“０”かによつ
て、ウエイト発生器５に対し読出し命令の出力を
オンかオフかにする。ウエイト発生器５は、リク
エストゲート回路８から読出し命令が出力された
場合は、読出し書込みサイクル発生器４により固
定的に割当てられているメモリアクセス期間に画
像メモリ１に対し読出しを行ない、終了するまで
主制御部６に対しウエイトをかける。メモリアク
セス期間が終了すると主制御部６に対するウエイ
ト信号はオフされ、処理は次の命令ステツプに移
される。一方、マスクビツトが全ビツトオフ（全
ビツト新データへ書き換え）の場合は、マスクチ
エツク回路７の出力は“０”になり、したがつて
ウエイト発生器５に対する読出し命令はオフにな
つて、主制御部６に対してはウエイトがかから
ず、主制御部６は直ちに次の命令ステツプに移る
ことができる。
６は第２図のプログラムフローに示すように、ま
ず読出し命令を出力する（処理１）。リクエスト
ゲート回路８は読出し命令を受けると、マスクチ
エツク回路７の出力が“１”か“０”かによつ
て、ウエイト発生器５に対し読出し命令の出力を
オンかオフかにする。ウエイト発生器５は、リク
エストゲート回路８から読出し命令が出力された
場合は、読出し書込みサイクル発生器４により固
定的に割当てられているメモリアクセス期間に画
像メモリ１に対し読出しを行ない、終了するまで
主制御部６に対しウエイトをかける。メモリアク
セス期間が終了すると主制御部６に対するウエイ
ト信号はオフされ、処理は次の命令ステツプに移
される。一方、マスクビツトが全ビツトオフ（全
ビツト新データへ書き換え）の場合は、マスクチ
エツク回路７の出力は“０”になり、したがつて
ウエイト発生器５に対する読出し命令はオフにな
つて、主制御部６に対してはウエイトがかから
ず、主制御部６は直ちに次の命令ステツプに移る
ことができる。
次の命令ステツプは、第２図に示すように書込
み（処理２）である。マスクゲート回路２で選択
されたデータ、すなわちマスクオンのビツトには
読出しデータ、マスクオフのビツトには新しい書
込みデータが選択されて書換えられたデータが画
像メモリ１に書込まれ、結果としてリードモデイ
フアイライトが実行されたことになる。
み（処理２）である。マスクゲート回路２で選択
されたデータ、すなわちマスクオンのビツトには
読出しデータ、マスクオフのビツトには新しい書
込みデータが選択されて書換えられたデータが画
像メモリ１に書込まれ、結果としてリードモデイ
フアイライトが実行されたことになる。
こゝでは、マスクビツトが全ビツトオフおよび
１ビツト以上オンの場合について述べたが、全ビ
ツトオンの場合も、メモリに対する書込みイネー
ブル信号をオフすることにより、ウエイトなしに
全ビツト保持を実行することができる。
１ビツト以上オンの場合について述べたが、全ビ
ツトオンの場合も、メモリに対する書込みイネー
ブル信号をオフすることにより、ウエイトなしに
全ビツト保持を実行することができる。
以上説明したように本発明は、マスクビツトが
全ビツトオフの場合、すなわち全ビツト新データ
へ書込みの場合は画像メモリに対し読出し動作は
行なわず、かつ主制御部はウエイトなしに直ちに
次のステツプである書込み動作を実行することに
より、従来のリードモデイフアイライトモードに
比べ書込み速度が向上する効果がある。
全ビツトオフの場合、すなわち全ビツト新データ
へ書込みの場合は画像メモリに対し読出し動作は
行なわず、かつ主制御部はウエイトなしに直ちに
次のステツプである書込み動作を実行することに
より、従来のリードモデイフアイライトモードに
比べ書込み速度が向上する効果がある。
なお、マスクビツトが１ビツト以上オン、すな
わち特定ビツトが前のデータ保持の場合は読出し
をおこない、次に書込み動作が行なわれるので、
リードモデイフアイライトモードに比べ速度は低
下するが一般的にはマスクビツトが１ビツト以上
オンになるような使い方は非常にまれであるの
で、総合的にみた平均書込み速度は向上する。
わち特定ビツトが前のデータ保持の場合は読出し
をおこない、次に書込み動作が行なわれるので、
リードモデイフアイライトモードに比べ速度は低
下するが一般的にはマスクビツトが１ビツト以上
オンになるような使い方は非常にまれであるの
で、総合的にみた平均書込み速度は向上する。
第１図は本発明の画像メモリ書込み制御回路の
一実施例のブロツク図、第２図は本実施例の主制
御部６のメモリ書込みのプログラムフローであ
る。 １……画像メモリ、２……マスクゲート、３…
…読出しデータレジスタ、４……読出し書込みサ
イクル発生器、５……ウエイト発生器、６……主
制御部、７……マスクチエツク回路、８……リク
エストゲート回路。
一実施例のブロツク図、第２図は本実施例の主制
御部６のメモリ書込みのプログラムフローであ
る。 １……画像メモリ、２……マスクゲート、３…
…読出しデータレジスタ、４……読出し書込みサ
イクル発生器、５……ウエイト発生器、６……主
制御部、７……マスクチエツク回路、８……リク
エストゲート回路。
Claims (1)
- 【特許請求の範囲】 １ 画像メモリの書込み要求があつたとき、読出
し命令を出力し、次いで書込み命令を出力する主
制御部と、 マスクデータを入力し、該マスクデータが画像
メモリのデータの全ビツト書換えと、一部ビツト
の保持とのいずれを示しているかを判定し、判定
結果を出力する判定手段と、 判定手段の判定結果が全ビツト書換えを示して
いるときは主制御部が出力する読出し命令を出力
せず、判定手段の判定結果が一部ビツトの保持を
示しているときは該読出し命令を出力し、主制御
部が書込み命令を出力するときは、判定手段の判
定結果の如何にかかわらず該書込み命令を出力す
ると第１のゲート手段と、 第１のゲート手段の出力を入力とし、入力され
る読出し／書込み命令に応じて、所定のアクセス
期間、画像メモリに対し読出し／書込み信号を出
力し、かつ前記入力が読出し命令である場合に
は、前記所定の読出し期間、主制御部が次の処理
を実行することを禁止する禁止信号を主制御部に
出力する読出し／書込み制御手段と、 画像メモリから読出されたデータを保持する読
出しデータレジスタと、 マスクデータ、読出しデータレジスタの出力お
よび書込みデータをそれぞれ入力し、画像メモリ
から読出されたデータの、書換えをしないで保持
されるビツトには読出しデータレジスタに保持さ
れた該データの該ビツトの内容を選択し、該デー
タの書換えられるビツトには書込みデータを選択
して出力する第２のゲート手段を有する画像メモ
リ書込み制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61037044A JPS62194282A (ja) | 1986-02-20 | 1986-02-20 | 画像メモリ書込み制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61037044A JPS62194282A (ja) | 1986-02-20 | 1986-02-20 | 画像メモリ書込み制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62194282A JPS62194282A (ja) | 1987-08-26 |
| JPH0573240B2 true JPH0573240B2 (ja) | 1993-10-13 |
Family
ID=12486599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61037044A Granted JPS62194282A (ja) | 1986-02-20 | 1986-02-20 | 画像メモリ書込み制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62194282A (ja) |
-
1986
- 1986-02-20 JP JP61037044A patent/JPS62194282A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62194282A (ja) | 1987-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0612863A (ja) | デュアルポートｄｒａｍ | |
| JPH0472255B2 (ja) | ||
| JPS5995669A (ja) | 図形処理装置 | |
| JPS6319058A (ja) | メモリ装置 | |
| JPH0573240B2 (ja) | ||
| JP2540959B2 (ja) | 情報処理装置 | |
| KR0153537B1 (ko) | 메모리 번지 데이타를 선행 선택하는 신호처리 구조 | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JPH0120514B2 (ja) | ||
| JPS6232832B2 (ja) | ||
| JPH0728990A (ja) | グラフィックスメモリアクセス回路 | |
| JPH0743668B2 (ja) | アクセス制御装置 | |
| JPS63104156A (ja) | 情報処理装置 | |
| JPH0478942A (ja) | メモリアクセス回路 | |
| JPH0212440A (ja) | Ｆｉｆｏ型キャッシュメモリ付メインメモリ装置 | |
| JPH0368994A (ja) | 表示装置 | |
| JPH06215560A (ja) | ビデオ表示用メモリ集積回路 | |
| JPH0535647A (ja) | マイクロコンピユータシステム | |
| JPS6121541A (ja) | 記憶回路 | |
| JPH0540686A (ja) | 記憶装置 | |
| JPH04305783A (ja) | マイクロコンピュータ | |
| JPH0467229A (ja) | マイクロプロセッサおよびメモリシステム | |
| JPH03105438A (ja) | メモリ制御方法 | |
| JPS6336441A (ja) | 先行読出し命令の書換え方式 | |
| JPH0540685A (ja) | アドレスデコーダ |