JPS62194282A - 画像メモリ書込み制御回路 - Google Patents
画像メモリ書込み制御回路Info
- Publication number
- JPS62194282A JPS62194282A JP61037044A JP3704486A JPS62194282A JP S62194282 A JPS62194282 A JP S62194282A JP 61037044 A JP61037044 A JP 61037044A JP 3704486 A JP3704486 A JP 3704486A JP S62194282 A JPS62194282 A JP S62194282A
- Authority
- JP
- Japan
- Prior art keywords
- read
- write
- data
- main control
- image memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000717 retained effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 230000014759 maintenance of location Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Memory System (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンピュータに接続され、画像データの読出し
／書込みが可能な画像表示機能のある画像メモリ装置に
関する。
／書込みが可能な画像表示機能のある画像メモリ装置に
関する。
この種の画像メモリ装置においては、奥行き方向のビ、
１・に対し、特定のビットのみを新たに書き換え、その
他のビットは前のデータを保持するというピント中位の
書込みモードが必要である。
１・に対し、特定のビットのみを新たに書き換え、その
他のビットは前のデータを保持するというピント中位の
書込みモードが必要である。
一方、従来の画像メモリは、一般的にはビット屯イ１７
の、り込みの制御はできず、通常８ビツト等の奥行きの
画素栄位で書込み制御が可能であった。このような画像
メモリにビット単位の書込みを行なうためには、ビット
マスクという機能を外部に設け、マスクビットがオン（
前のデータ保持）の場合はいったん画像メモリからデー
タを読出し、このデータを再び同一アドレスの画像メモ
リに書込むというメモリＩＣのリードモディファイライ
トモードを使用することが一般的に行なわれていた。
の、り込みの制御はできず、通常８ビツト等の奥行きの
画素栄位で書込み制御が可能であった。このような画像
メモリにビット単位の書込みを行なうためには、ビット
マスクという機能を外部に設け、マスクビットがオン（
前のデータ保持）の場合はいったん画像メモリからデー
タを読出し、このデータを再び同一アドレスの画像メモ
リに書込むというメモリＩＣのリードモディファイライ
トモードを使用することが一般的に行なわれていた。
ト述した従来のメモリＩＣのリードモディファイライト
モードを使用したマスク書込みでは、メモリの書込み速
度はメモリＩＣのリードモディファイライトサイクルの
周期で決定される速度に固定され、マスクビットが全ビ
ット書換（新データｊ１）込み）の場合、ライトオンリ
イモードでより高速に、（７込めるにもかかわらず、よ
り低速のり−ドモディファイライトモードで書込むこと
になり、１（Ｉ込み速度が低く抑えられるという欠点が
ある。
モードを使用したマスク書込みでは、メモリの書込み速
度はメモリＩＣのリードモディファイライトサイクルの
周期で決定される速度に固定され、マスクビットが全ビ
ット書換（新データｊ１）込み）の場合、ライトオンリ
イモードでより高速に、（７込めるにもかかわらず、よ
り低速のり−ドモディファイライトモードで書込むこと
になり、１（Ｉ込み速度が低く抑えられるという欠点が
ある。
本発明の画像メモリ書込み制御回路は、画像メモリの書
込み要求があったとき、読出し命令を出力し１次いで書
込み命令を出力する主制御部と、マスクデータを入力し
、該マスクデータが画像メモリのデータの全ビット書換
えと、一部ビットの保持とのいずれを示しているかを判
定し、判定結果を出力する判定手段と、判定手段の判定
結果が全ビット書換えを示しているときは主制御部が出
力する読出し命令を出力せず、判定手段の判定結果が一
部ビットの保持を示しているときは該続出し命令を出力
し、主制御部が書込み命令を出力するときは、判定手段
の判定結果の如何にかかわらず該書込み命令を出力する
第１のゲート手段と。
込み要求があったとき、読出し命令を出力し１次いで書
込み命令を出力する主制御部と、マスクデータを入力し
、該マスクデータが画像メモリのデータの全ビット書換
えと、一部ビットの保持とのいずれを示しているかを判
定し、判定結果を出力する判定手段と、判定手段の判定
結果が全ビット書換えを示しているときは主制御部が出
力する読出し命令を出力せず、判定手段の判定結果が一
部ビットの保持を示しているときは該続出し命令を出力
し、主制御部が書込み命令を出力するときは、判定手段
の判定結果の如何にかかわらず該書込み命令を出力する
第１のゲート手段と。
第１のゲート手段の出力を入力とし、入力される読出し
／書込み命令に応じて、所定のアクセス期間、画像メモ
リに対し読出し／書込み信号を出力し、かつ前記入力が
読出し命令である場合には、前記所定の読出し期間、主
制御部が次の処理を実行することを禁止する禁止信号を
主制御部に出力する読出し／書込み制御手段を有する。
／書込み命令に応じて、所定のアクセス期間、画像メモ
リに対し読出し／書込み信号を出力し、かつ前記入力が
読出し命令である場合には、前記所定の読出し期間、主
制御部が次の処理を実行することを禁止する禁止信号を
主制御部に出力する読出し／書込み制御手段を有する。
このように、全ビット新データ書込みの場合と、一部ピ
ッＦ ｊｆｆ換えの場合とによって異る処理が行われる
ようにし、特に、全ビット新データ書込みの場合には主
制御部は画像メモリに対し読出し動作を行わず、直ちに
次のプログラムステップである。！を込みを実行するよ
うにすることにより、従来のリードモディファイライト
モードによる全ビット新データ書込みに比べ１．り込み
速度を向上させることができる。
ッＦ ｊｆｆ換えの場合とによって異る処理が行われる
ようにし、特に、全ビット新データ書込みの場合には主
制御部は画像メモリに対し読出し動作を行わず、直ちに
次のプログラムステップである。！を込みを実行するよ
うにすることにより、従来のリードモディファイライト
モードによる全ビット新データ書込みに比べ１．り込み
速度を向上させることができる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の画像メモリ書込み制御回路の一実施例
のブロック図、第２図は本実施例の主制御部６のメモリ
書込みのプログラムフローである。
のブロック図、第２図は本実施例の主制御部６のメモリ
書込みのプログラムフローである。
マスクチェック回路７はマスクデータを入力し、該デー
タが画像メモリデータの全ビット書換え（全マスクビッ
トオフ）と、一部ビットの保持（１以上のマスクビット
オン）のいずれを示しているかを判定し、前者の場合に
は°“０°゛、後者の場合には“ｔ ”の信号を出力す
る。リクエストゲート回路８は主制御部６の出力を第１
の入力、マスクチェック回路７の出力を第２の入力とし
。
タが画像メモリデータの全ビット書換え（全マスクビッ
トオフ）と、一部ビットの保持（１以上のマスクビット
オン）のいずれを示しているかを判定し、前者の場合に
は°“０°゛、後者の場合には“ｔ ”の信号を出力す
る。リクエストゲート回路８は主制御部６の出力を第１
の入力、マスクチェック回路７の出力を第２の入力とし
。
第２の入力が°°Ｏ”、すなわち全マスクビットオフで
ある場合には、主制御部６が出力する読出し゛命令を出
力せず、第２の入力がｌ ｌ １１．すなわち１以上の
マスクビットオンの場合には該読出し命令を出力し、ま
た第１の入力が書込み命令であるときは、第２の入力の
如何にか−わらず該書込み命令を出力する。ウェイト発
生器５は、リクエストケート回路８の出力を入力とし、
リクエストゲート回路８が読出し命令を出力するとき（
すなわちマスクデータが、１以上のマスクビットオンの
とき）、読出し書込みサイクル発生器４が発生する読出
し／書込み信号の読出し期間が終了するまで、主制御部
６が次の処理を実行することを禁ａ二するウェイト信号
を主制御装置６にｔｂ力し、かつ画像メモリ１に対して
読出し信号を送出する。
ある場合には、主制御部６が出力する読出し゛命令を出
力せず、第２の入力がｌ ｌ １１．すなわち１以上の
マスクビットオンの場合には該読出し命令を出力し、ま
た第１の入力が書込み命令であるときは、第２の入力の
如何にか−わらず該書込み命令を出力する。ウェイト発
生器５は、リクエストケート回路８の出力を入力とし、
リクエストゲート回路８が読出し命令を出力するとき（
すなわちマスクデータが、１以上のマスクビットオンの
とき）、読出し書込みサイクル発生器４が発生する読出
し／書込み信号の読出し期間が終了するまで、主制御部
６が次の処理を実行することを禁ａ二するウェイト信号
を主制御装置６にｔｂ力し、かつ画像メモリ１に対して
読出し信号を送出する。
また、ウェイト発生器５は入力信号が一！）込み命令で
あるときは、ウェイト信号を出力することなく直ちに画
像メモリ１に対し■込み信号を送出する。読出し信号に
よって読み出された画像メモリ■のデータは読出しデー
タレジスタ３で保持される。マスクゲート回路２は、マ
スクデータ、読出しデータレジスタ３の出力および書込
みデータをそれぞれ入力し、マスクデータに示されてい
るマスクオンのビア１・には読出しデータレジスタ３の
出力を選択し、マスクオフのビットには書込みデータを
選択して出力する。
あるときは、ウェイト信号を出力することなく直ちに画
像メモリ１に対し■込み信号を送出する。読出し信号に
よって読み出された画像メモリ■のデータは読出しデー
タレジスタ３で保持される。マスクゲート回路２は、マ
スクデータ、読出しデータレジスタ３の出力および書込
みデータをそれぞれ入力し、マスクデータに示されてい
るマスクオンのビア１・には読出しデータレジスタ３の
出力を選択し、マスクオフのビットには書込みデータを
選択して出力する。
次に、本実施例の動作について説明する。
画像メモリｌに書込み要求があると５主制御部６は第２
図のプログラムフローに示すように、まず読出し命令を
出力する（処理１）。リクエストゲーＩ・回路８は読出
し命令を受けると、マスクチェック回路７の出力がｔ
”か°°０°゛かによって、ウェイト発生器５に対し読
出し命令の出力をオンかオフかにする。ウェイト発生器
５は、リクエストゲート回路８から読出し命令が出力さ
れた場合は、読出し書込みサイクル発生器４により固定
的に割当てられているメモリアクセス期間に画像メモリ
１に対し読出しを行ない、終了するまで主ル制御部６に
対しウェイトをかける。メモリアクセス期間が終了する
と主制御部６に対するウェイト信号はオフされ、処理は
次の命令ステップに移される。一方、マスクビットが全
ビットオフ（全ビット新データへ書き換え）の場合は、
マスクチェック回路７の出力はＯ′°になり、したがっ
てウェイト発生器５に対する読出し命令はオフになって
、主制御部６に対してはウェイトがかからず、１制御部
６は直ちに次の命令ステップに移ることができる。
図のプログラムフローに示すように、まず読出し命令を
出力する（処理１）。リクエストゲーＩ・回路８は読出
し命令を受けると、マスクチェック回路７の出力がｔ
”か°°０°゛かによって、ウェイト発生器５に対し読
出し命令の出力をオンかオフかにする。ウェイト発生器
５は、リクエストゲート回路８から読出し命令が出力さ
れた場合は、読出し書込みサイクル発生器４により固定
的に割当てられているメモリアクセス期間に画像メモリ
１に対し読出しを行ない、終了するまで主ル制御部６に
対しウェイトをかける。メモリアクセス期間が終了する
と主制御部６に対するウェイト信号はオフされ、処理は
次の命令ステップに移される。一方、マスクビットが全
ビットオフ（全ビット新データへ書き換え）の場合は、
マスクチェック回路７の出力はＯ′°になり、したがっ
てウェイト発生器５に対する読出し命令はオフになって
、主制御部６に対してはウェイトがかからず、１制御部
６は直ちに次の命令ステップに移ることができる。
次の命令ステップは、第２図に示すように書込み（処理
２）である、マスクゲート回路２で選択されたデータ、
すなわちマスクオンのビットには読出しデータ、マスク
オフのビットには新しい書込みデータが選択されて占換
えられたデータが画像メモリ１に書込まれ、結果として
リードモディフフイライトが実行されたことになる。
２）である、マスクゲート回路２で選択されたデータ、
すなわちマスクオンのビットには読出しデータ、マスク
オフのビットには新しい書込みデータが選択されて占換
えられたデータが画像メモリ１に書込まれ、結果として
リードモディフフイライトが実行されたことになる。
こ−では、マスクビットが全どットオフおよび１ビット
以上オンの場合に゛ついて述べたが、全ビットオンの場
合も、メモリに対する書込みイネーブル信号をオフする
ことにより、ウェイトなしに全ビット保持を実行するこ
とができる。
以上オンの場合に゛ついて述べたが、全ビットオンの場
合も、メモリに対する書込みイネーブル信号をオフする
ことにより、ウェイトなしに全ビット保持を実行するこ
とができる。
以上説明したように本発明は、マスクビットが全ビット
オフの場合、すなわち全ビット新データへ；１８込みの
場合は画像メモリに対し読出し動作は行なわず、かつ主
制御部はウェイトなしに直ちに次のステップである書込
み動作を実行することにより、従来のリードモディファ
イライトモードに比べ書込み速度が向トする効果がある
。
オフの場合、すなわち全ビット新データへ；１８込みの
場合は画像メモリに対し読出し動作は行なわず、かつ主
制御部はウェイトなしに直ちに次のステップである書込
み動作を実行することにより、従来のリードモディファ
イライトモードに比べ書込み速度が向トする効果がある
。
なお、マスクビットが１ビツト以Ｌオン、すなわち特定
ビットが前のデータ保持の場合は読出しをおこない、次
に書込み動作が行なわれるので、リードモディファイラ
イトモードに比べ速度は低下するが一般的にはマスクビ
ットが１ビット以上オンになるような使い方は非常にま
れであるので、総合的にみた平均書込み速度は向上する
。
ビットが前のデータ保持の場合は読出しをおこない、次
に書込み動作が行なわれるので、リードモディファイラ
イトモードに比べ速度は低下するが一般的にはマスクビ
ットが１ビット以上オンになるような使い方は非常にま
れであるので、総合的にみた平均書込み速度は向上する
。
第１図は本発明の画像メモ・り書込み制御回路の一実施
例のブロック図、第２図は本実施例の主制御部６のメモ
リ書込みのプログラムフローである。 １・・・画像メモリ。 ２・・・マスクゲート。 ３・・・読出しデータレジスタ、 ４・・・読出し１！を込みサイクル発生器、５・・・ウ
ェイト発生器、 ６・・・主制御部、 ７・・・マスクチェック回路、 ８・・・リクエストゲート回路７路。 第１図 第２図
例のブロック図、第２図は本実施例の主制御部６のメモ
リ書込みのプログラムフローである。 １・・・画像メモリ。 ２・・・マスクゲート。 ３・・・読出しデータレジスタ、 ４・・・読出し１！を込みサイクル発生器、５・・・ウ
ェイト発生器、 ６・・・主制御部、 ７・・・マスクチェック回路、 ８・・・リクエストゲート回路７路。 第１図 第２図
Claims (1)
- 【特許請求の範囲】 画像メモリの書込み要求があったとき、読出し命令を出
力し、次いで書込み命令を出力する主制御部と、 マスクデータを入力し、該マスクデータが画像メモリの
データの全ビット書換えと、一部ビットの保持とのいず
れを示しているかを判定し、判定結果を出力する判定手
段と、 判定手段の判定結果が全ビット書換えを示しているとき
は主制御部が出力する読出し命令を出力せず、判定手段
の判定結果が一部ビットの保持を示しているときは該読
出し命令を出力し、主制御部が書込み命令を出力すると
きは、判定手段の判定結果の如何にかかわらず該書込み
命令を出力する第１のゲート手段と、 第１のゲート手段の出力を入力とし、入力される読出し
／書込み命令に応じて、所定のアクセス期間、画像メモ
リに対し読出し／書込み信号を出力し、かつ前記入力が
読出し命令である場合には、前記所定の読出し期間、主
制御部が次の処理を実行することを禁止する禁止信号を
主制御部に出力する読出し／書込み制御手段と、 画像メモリから読出されたデータを保持する読出しデー
タレジスタと、 マスクデータ、読出しデータレジスタの出力および書込
みデータをそれぞれ入力し、画像メモリから読出された
データの、書換えをしないで保持されるビットには読出
しデータレジスタに保持された該データの該ビットの内
容を選択し、該データの書換えられるビットには書込み
データを選択して出力する第２のゲート手段を有する画
像メモリ書込み制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61037044A JPS62194282A (ja) | 1986-02-20 | 1986-02-20 | 画像メモリ書込み制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61037044A JPS62194282A (ja) | 1986-02-20 | 1986-02-20 | 画像メモリ書込み制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62194282A true JPS62194282A (ja) | 1987-08-26 |
| JPH0573240B2 JPH0573240B2 (ja) | 1993-10-13 |
Family
ID=12486599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61037044A Granted JPS62194282A (ja) | 1986-02-20 | 1986-02-20 | 画像メモリ書込み制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62194282A (ja) |
-
1986
- 1986-02-20 JP JP61037044A patent/JPS62194282A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0573240B2 (ja) | 1993-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5847741B2 (ja) | パタ−ン発生器 | |
| EP0315194A2 (en) | Microcomputer capable of accessing continuous addresses for a short time | |
| JPS6319058A (ja) | メモリ装置 | |
| JPS62194282A (ja) | 画像メモリ書込み制御回路 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JPH05242009A (ja) | 直接メモリアクセス装置 | |
| JPS5952292A (ja) | ビデオｒａｍ書込み制御装置 | |
| JPH0652047A (ja) | メモリ転写方式 | |
| JPH03105438A (ja) | メモリ制御方法 | |
| JPH0728990A (ja) | グラフィックスメモリアクセス回路 | |
| JPS6150190A (ja) | 高速ビツトマツプ展開装置 | |
| JPH05210616A (ja) | コンピュータ装置 | |
| JPH0212440A (ja) | Ｆｉｆｏ型キャッシュメモリ付メインメモリ装置 | |
| JPH0478942A (ja) | メモリアクセス回路 | |
| JPH02288919A (ja) | メモリー装置 | |
| JPH04124738A (ja) | マイクロプログラム制御装置 | |
| JPS6360491A (ja) | メモリアクセス回路 | |
| JPS6167085A (ja) | 画面メモリの書込み制御装置 | |
| JPH0535647A (ja) | マイクロコンピユータシステム | |
| JPS63115250A (ja) | メモリ制御装置 | |
| JPH05196695A (ja) | Ｉｃテスタ用テストパターン発生メモリユニット | |
| JPH01255889A (ja) | 画像メモリインタフエース回路 | |
| JPH0293971A (ja) | メモリアクセス回路 | |
| JPH07105073A (ja) | スクラッチパッドメモリ制御装置 | |
| JPH04298787A (ja) | ディスプレイ制御回路 |