JPH03105438A - メモリ制御方法 - Google Patents
メモリ制御方法Info
- Publication number
- JPH03105438A JPH03105438A JP24314089A JP24314089A JPH03105438A JP H03105438 A JPH03105438 A JP H03105438A JP 24314089 A JP24314089 A JP 24314089A JP 24314089 A JP24314089 A JP 24314089A JP H03105438 A JPH03105438 A JP H03105438A
- Authority
- JP
- Japan
- Prior art keywords
- clearing
- read
- read operation
- access
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000003111 delayed effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野｝
本発明は、画像処理装置におけるメモリ制御方法に関し
、特にリードオペレーション時にアクセスされたアドレ
スのクリアも行うことが可能なメモリ制御方法に関する
。
、特にリードオペレーション時にアクセスされたアドレ
スのクリアも行うことが可能なメモリ制御方法に関する
。
〔従来の技術］
従来の画像処理装置では、バッファからＣＲＴの走査線
と同期して画面を読み出し、繰返し表示するため、表示
対象の画素ごとにビットイメージをビットマップメモリ
に記憶している。また、ビットマップメモリは、画像の
高密度化に伴って大容量化してきている。
と同期して画面を読み出し、繰返し表示するため、表示
対象の画素ごとにビットイメージをビットマップメモリ
に記憶している。また、ビットマップメモリは、画像の
高密度化に伴って大容量化してきている。
このような画像処理装置では、１画面の処理終了後、次
の画面処理に移る前に、ビットマップメモリをクリアす
る場合、ＣＰＵあるいは画像処理ＬＳＩによりビットマ
ップメモリの全アドレスに“Ｏ”または“ＦＦ”を書き
込んでいる。この場合、第２図に示すように、システム
バスからのＲＤ，ＷＲアクセスに対して、メモリコント
ローラは、ビットマップメモリにＲ Ａ Ｓ （ｒｏｗ
ａｄｄｒｅｓｓｓｔｒｏｂｅ）， ＣＡ Ｓ （ｃｏ
ｌｕｍｎ ａｄｄｒｅｓｓ ｓｔｒｏｂｅ）， ＷＥ（
ｗｒｉｔｅ ｅｎａｂｌｅ）等の信号を出力し、データ
の読み出し、または書き込みが終了した時点でＡＣＫ信
号を返す。
の画面処理に移る前に、ビットマップメモリをクリアす
る場合、ＣＰＵあるいは画像処理ＬＳＩによりビットマ
ップメモリの全アドレスに“Ｏ”または“ＦＦ”を書き
込んでいる。この場合、第２図に示すように、システム
バスからのＲＤ，ＷＲアクセスに対して、メモリコント
ローラは、ビットマップメモリにＲ Ａ Ｓ （ｒｏｗ
ａｄｄｒｅｓｓｓｔｒｏｂｅ）， ＣＡ Ｓ （ｃｏ
ｌｕｍｎ ａｄｄｒｅｓｓ ｓｔｒｏｂｅ）， ＷＥ（
ｗｒｉｔｅ ｅｎａｂｌｅ）等の信号を出力し、データ
の読み出し、または書き込みが終了した時点でＡＣＫ信
号を返す。
従って、高密度画像や大きい領域を扱う場合には、シス
テムのオーバヘッドは増大する。
テムのオーバヘッドは増大する。
なお、従来の画像処理については、例えば“電子情報通
信ハンドブック，電子情報通信学会（ｌ９８８年３月）
， １１１１）． １ ０ ６ ９〜１１４２”におい
て述べられている。
信ハンドブック，電子情報通信学会（ｌ９８８年３月）
， １１１１）． １ ０ ６ ９〜１１４２”におい
て述べられている。
上記従来技術では、大容量のビットマップメモリが使用
された電子ファイル装置やＤＴＰ装置等の画像処理装置
において、ｌ画像の処理を終了して次の画面を形成する
場合、予めビットマップメモリをクリアしているが、高
密度化によりデータ量が多くなると、画面クリアに要す
る時間が増大するという問題があった。
された電子ファイル装置やＤＴＰ装置等の画像処理装置
において、ｌ画像の処理を終了して次の画面を形成する
場合、予めビットマップメモリをクリアしているが、高
密度化によりデータ量が多くなると、画面クリアに要す
る時間が増大するという問題があった。
本発明の目的は、このような問題点を改善し、リードオ
ペレーション時に、アクセスされたアドレスのクリアも
行うことにより、高密度化に伴って画面クリアに要する
時間が増大することを防ぐメモリ制御方法を提供するこ
とにある。
ペレーション時に、アクセスされたアドレスのクリアも
行うことにより、高密度化に伴って画面クリアに要する
時間が増大することを防ぐメモリ制御方法を提供するこ
とにある。
本発明のメモリ制御方法は、画像メモリおよびメモリコ
ントローラを備え、ｌ画面の処理終了後、次の画面処理
に移る前に画像メモリをクリアする画像処理装置のメモ
リ制御方法において、１画面の処理終了時のリードオペ
レーションで、リード動作終了後にＷＥ信号を有効にし
、リードモデイファイライト動作を行うことにより、ア
クセスされたアドレスのクリアも同時に行うことに特徴
がある。
ントローラを備え、ｌ画面の処理終了後、次の画面処理
に移る前に画像メモリをクリアする画像処理装置のメモ
リ制御方法において、１画面の処理終了時のリードオペ
レーションで、リード動作終了後にＷＥ信号を有効にし
、リードモデイファイライト動作を行うことにより、ア
クセスされたアドレスのクリアも同時に行うことに特徴
がある。
【作用１
本発明においては、画像処理装置におけるビットマップ
メモリのクリア動作は、クリア付きリードオペレーショ
ンにより行う。
メモリのクリア動作は、クリア付きリードオペレーショ
ンにより行う。
このクリア付きリードは、単なるリードよりも処理が遅
れるが、リードモデイファイライト１回はリードオペレ
ーションおよびライトオペレーション各１回より高速で
あり、また、プリンタやディスク装置への出力動作はビ
ットマップメモリの読み取りより低速である場合が多い
ため、処理速度を低下させることなく、１画面クリアの
処理速度を向上させることができる。
れるが、リードモデイファイライト１回はリードオペレ
ーションおよびライトオペレーション各１回より高速で
あり、また、プリンタやディスク装置への出力動作はビ
ットマップメモリの読み取りより低速である場合が多い
ため、処理速度を低下させることなく、１画面クリアの
処理速度を向上させることができる。
［実施例］
以下、本発明の一実施例を図面により説明する．第１図
は、本発明の一実施例の画像処理装置における各信号の
タイミングチャート、第３図は本発明の−実施例におけ
る画像処理装置を示す構成図である。
は、本発明の一実施例の画像処理装置における各信号の
タイミングチャート、第３図は本発明の−実施例におけ
る画像処理装置を示す構成図である。
第３図において、３ｌはビットマップメモリ（ＲＡＭ）
、３２はクリア付きリードオペレーションを制御するメ
モリコントローラ、３３はバツファ、３４はシステムバ
ス、３５はＣＰＵ、３６はＣＲＴを備えた入力／表示装
置である。
、３２はクリア付きリードオペレーションを制御するメ
モリコントローラ、３３はバツファ、３４はシステムバ
ス、３５はＣＰＵ、３６はＣＲＴを備えた入力／表示装
置である。
本実施例では、メモリコントローラ３１は、システムバ
ス３４を介したリードアクセス（ＲＤ）、ライトアクセ
ス（ＷＲ）に対して、ＲＡＭチップ３１にＲＡＳ，ＣＡ
Ｓ，ＷＥ等の信号を出力し、データの読み出し、または
書き込みが終了した時点でＣＰｔＪ３５にＡＣＫ信号を
返す。
ス３４を介したリードアクセス（ＲＤ）、ライトアクセ
ス（ＷＲ）に対して、ＲＡＭチップ３１にＲＡＳ，ＣＡ
Ｓ，ＷＥ等の信号を出力し、データの読み出し、または
書き込みが終了した時点でＣＰｔＪ３５にＡＣＫ信号を
返す。
特に、クリア付きアクセスが指定されたリードアクセス
に対しては、第１図に示すように、ＲＡＳおよびＣＡＳ
信号を有効にしてリード動作を終了した後、ＷＥ信号を
有効にし、リードモデイファイライト動作を行って，デ
ータをクリアする機能を有する。
に対しては、第１図に示すように、ＲＡＳおよびＣＡＳ
信号を有効にしてリード動作を終了した後、ＷＥ信号を
有効にし、リードモデイファイライト動作を行って，デ
ータをクリアする機能を有する。
なお、クリア付きアクセスの指定は、予めレジスタにフ
ラグをセットする方法、あるいはアクセス時に何らかの
信号状態で判定する方法等により行う。
ラグをセットする方法、あるいはアクセス時に何らかの
信号状態で判定する方法等により行う。
本発明においては、ある画面を処理した後、次画面の形
成を開始する際、クリア付きリードオペレーションを行
うことにより、画像処理装置における画面クリアの処理
速度を向上させることができる。従って、高密度化に伴
う画面クリア時間の増大を防止することが可能である，
成を開始する際、クリア付きリードオペレーションを行
うことにより、画像処理装置における画面クリアの処理
速度を向上させることができる。従って、高密度化に伴
う画面クリア時間の増大を防止することが可能である，
第１図は本発明の一実施例の画像処理装置における各信
号のタイミングチャート，第２図は従来の画像処理装置
における各信号のタイミングチャート、第３図は本発明
の一実施例における画像処理装置を示す構成図である。 ３１：ビットマップメモリ（ＲＡＭ），３ ２ ：メモ
リコントローラ，３３：フレームバツファ，３４：シス
テムバス， ３５：ＣＰＬＩ， ３６：入力／表示 装置。 第 ２ 図 第 １ 図
号のタイミングチャート，第２図は従来の画像処理装置
における各信号のタイミングチャート、第３図は本発明
の一実施例における画像処理装置を示す構成図である。 ３１：ビットマップメモリ（ＲＡＭ），３ ２ ：メモ
リコントローラ，３３：フレームバツファ，３４：シス
テムバス， ３５：ＣＰＬＩ， ３６：入力／表示 装置。 第 ２ 図 第 １ 図
Claims (1)
- （１）画像メモリおよびメモリコントローラを備え、１
画面の処理終了後、次の画面処理に移る前に画像メモリ
をクリアする画像処理装置のメモリ制御方法において、
１画面の処理終了時のリードオペレーションで、リード
動作終了後にＷＥ信号を有効にし、リードモディファイ
ライト動作を行うことにより、アクセスされたアドレス
のクリアも同時に行うことを特徴とするメモリ制御方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24314089A JPH03105438A (ja) | 1989-09-19 | 1989-09-19 | メモリ制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24314089A JPH03105438A (ja) | 1989-09-19 | 1989-09-19 | メモリ制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03105438A true JPH03105438A (ja) | 1991-05-02 |
Family
ID=17099386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24314089A Pending JPH03105438A (ja) | 1989-09-19 | 1989-09-19 | メモリ制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03105438A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4743073B2 (ja) * | 2006-10-11 | 2011-08-10 | パナソニック電工株式会社 | 携帯型洗剤吐出装置 |
-
1989
- 1989-09-19 JP JP24314089A patent/JPH03105438A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4743073B2 (ja) * | 2006-10-11 | 2011-08-10 | パナソニック電工株式会社 | 携帯型洗剤吐出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0348370A (ja) | メモリアクセス制御回路 | |
| US7380076B2 (en) | Information processing apparatus and method of accessing memory | |
| JPS5848293A (ja) | メモリのリフレツシユ装置 | |
| JPH03105438A (ja) | メモリ制御方法 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| JP3874781B2 (ja) | イメージデータをモニタへ供給する方法及び図形メモリ制御装置 | |
| JP3077687B2 (ja) | データ転送方法及び画像処理装置 | |
| JPS593471A (ja) | 画像メモリ制御方式 | |
| JPS59178487A (ja) | デイスプレイ装置 | |
| JP2964504B2 (ja) | 文書処理装置 | |
| JP2902709B2 (ja) | 画像処理装置 | |
| KR0118775B1 (ko) | 퍼스널 컴퓨터의 비디오 메모리 억세스 감지장치 | |
| JPS62113193A (ja) | 記憶回路 | |
| JPH03255589A (ja) | Ｚバッファキャッシュ方式 | |
| JPH0567983B2 (ja) | ||
| JPS62194282A (ja) | 画像メモリ書込み制御回路 | |
| JP2003195847A (ja) | グラフィック処理装置 | |
| JPH0728990A (ja) | グラフィックスメモリアクセス回路 | |
| JPH04151195A (ja) | 画像表示装置 | |
| JPS6165292A (ja) | グラフイツク表示装置 | |
| JPS6286391A (ja) | 表示装置 | |
| JPS61215584A (ja) | 表示制御装置 | |
| JPS61204685A (ja) | ビデオｒａｍのアクセス方法 | |
| JPS6296988A (ja) | 高精細デイスプレイ装置 | |
| JPH0652047A (ja) | メモリ転写方式 |