JPS6286391A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS6286391A JPS6286391A JP60226810A JP22681085A JPS6286391A JP S6286391 A JPS6286391 A JP S6286391A JP 60226810 A JP60226810 A JP 60226810A JP 22681085 A JP22681085 A JP 22681085A JP S6286391 A JPS6286391 A JP S6286391A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- memory
- detection
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＣＲＴ、ＬＣＤ装置などの表示メモリを持つ表
示装置に関し、特に高速表示が可能な表示装置に関する
。
示装置に関し、特に高速表示が可能な表示装置に関する
。
（従来の技術）
従来、ＣＲＴ装置のような書き換え可能な表示メモリヲ
備えた装置では、表示メモリの書き換えはある固定のタ
イミング（たとえばＣＲＴ装置では水平帰線期間、垂直
帰線期間々ど）にて行なっている。また、表示メモリの
書き換えを高速に行なうため、この書き換えを他の動作
よシ優先させる場合もある。
備えた装置では、表示メモリの書き換えはある固定のタ
イミング（たとえばＣＲＴ装置では水平帰線期間、垂直
帰線期間々ど）にて行なっている。また、表示メモリの
書き換えを高速に行なうため、この書き換えを他の動作
よシ優先させる場合もある。
（発明が解決しようとする問題点）
しかしながら１表示メモリの書き換えｔ６る固定のタイ
ミングで行なう場合、書き換え時間が制限され、さらに
書き換えの速度が遅くなるという欠点があった。また書
き換えを高速に行なわせる例では、表示メモリの書き換
えを優先させているため、読み出しと書き換えのデータ
が混じり書き換え時に表示が乱れることがあるという問
題があった。
ミングで行なう場合、書き換え時間が制限され、さらに
書き換えの速度が遅くなるという欠点があった。また書
き換えを高速に行なわせる例では、表示メモリの書き換
えを優先させているため、読み出しと書き換えのデータ
が混じり書き換え時に表示が乱れることがあるという問
題があった。
本発明は、このような従来技術の問題点を解決するため
になされたものであって、表示メモリの書き換えを表示
を乱すことなく高速に行なうことができる表示装置を提
供することを目的とする。
になされたものであって、表示メモリの書き換えを表示
を乱すことなく高速に行なうことができる表示装置を提
供することを目的とする。
（問題点を解決するための手段）
本発明は書き換え可能な表示メモＩＪ ｉ有する表示装
置を対象とするもので、前記従来技術の問題点を解決す
るため、表示データの有無を検出する検出手段と、検出
手段による検出結果を記憶する記憶手段と、記憶手段に
記憶されている情報に基づいて表示メモリの表示データ
の書き換え及び読み出しを制御する制御手段とを設ける
ようにしたものである。
置を対象とするもので、前記従来技術の問題点を解決す
るため、表示データの有無を検出する検出手段と、検出
手段による検出結果を記憶する記憶手段と、記憶手段に
記憶されている情報に基づいて表示メモリの表示データ
の書き換え及び読み出しを制御する制御手段とを設ける
ようにしたものである。
（作 用）
検出手段は表示データの有無を検出し、その検出結果を
記憶手段に出力するように働く。記憶手段は受けとった
検出結果を記憶保持する。制御手段は、固定期間中（た
とえばＣＲＴ装置では表示器の水平帰線期間、垂直帰線
期間等）であれば直ちに表示メモリへのデータ書き込み
又は表示メモリからのデータ読み出しを行なわせ、固定
期間外であっても記憶手段からの情報によシ表示データ
がないとされた場合にはデータ書き込み、読み出し動作
を行なわせるように働く。したがって、表示器の表示期
間中にも表示データの書き込み、読み出しが可能となり
、高速表示が実現される。
記憶手段に出力するように働く。記憶手段は受けとった
検出結果を記憶保持する。制御手段は、固定期間中（た
とえばＣＲＴ装置では表示器の水平帰線期間、垂直帰線
期間等）であれば直ちに表示メモリへのデータ書き込み
又は表示メモリからのデータ読み出しを行なわせ、固定
期間外であっても記憶手段からの情報によシ表示データ
がないとされた場合にはデータ書き込み、読み出し動作
を行なわせるように働く。したがって、表示器の表示期
間中にも表示データの書き込み、読み出しが可能となり
、高速表示が実現される。
（実施例）
第１図は本発明の実施例を示すブロック図である。図中
１０はＣＰＵ、２０は表示装置、３０は表示メモリ、３
］は表示制御器、３２は表示器、３３は表示メモリ３０
のデータを表示器３２に適合するように変換する信号変
換器、３４は表示メモリ３０の表示データの有無を検出
する表示データ検出器、３５は検出器３４のデータを記
憶する表示データ検出メモリ、４０はＣＰ Ｕ １．０
のデータバス、４１はＣＰＵｌ０のアドレスバス、４２
はＣＰＵｌ０から表示装置２０への制御線、４３は表示
装置２０からのＣＰ Ｕ １．０への応答線、５０は表
示メモリ３０のデータバス、５１は表示制御器３１から
表示メモリ３０へのアドレスバス、５２は表示制御器３
１から表示メモリ３０への制御線、５３は表示データ検
出メモリ３５のデータバス、５４は表示データ検出メモ
リ３５へのアドレス線、５５は表示データ検出メモリ３
５への制御線、５６は信号変換器３３への制御線、５７
は表示器３２への信号線、５８はデータ検出器３４の信
号線である。
１０はＣＰＵ、２０は表示装置、３０は表示メモリ、３
］は表示制御器、３２は表示器、３３は表示メモリ３０
のデータを表示器３２に適合するように変換する信号変
換器、３４は表示メモリ３０の表示データの有無を検出
する表示データ検出器、３５は検出器３４のデータを記
憶する表示データ検出メモリ、４０はＣＰ Ｕ １．０
のデータバス、４１はＣＰＵｌ０のアドレスバス、４２
はＣＰＵｌ０から表示装置２０への制御線、４３は表示
装置２０からのＣＰ Ｕ １．０への応答線、５０は表
示メモリ３０のデータバス、５１は表示制御器３１から
表示メモリ３０へのアドレスバス、５２は表示制御器３
１から表示メモリ３０への制御線、５３は表示データ検
出メモリ３５のデータバス、５４は表示データ検出メモ
リ３５へのアドレス線、５５は表示データ検出メモリ３
５への制御線、５６は信号変換器３３への制御線、５７
は表示器３２への信号線、５８はデータ検出器３４の信
号線である。
次に上記構成の実施例の動作について説明する。
先ず、ＣＰＵｌ０による初期化について述べる。
初期化を行なうとき、ＣＰＵｌ０は表示装置２０に対し
データバス４０、アドレスバス４１及び制御線４２ヲ介
して初期化命令を出す。表示装置加の表示制御器３１は
この初期化命令を受けて、まず制御線５６ヲ介して信号
変換器３３ヲ制御し、信号変換器３３に例えば、バック
グラウンドカラー等の任意の固定出力を表示器３２へ出
力させる。
データバス４０、アドレスバス４１及び制御線４２ヲ介
して初期化命令を出す。表示装置加の表示制御器３１は
この初期化命令を受けて、まず制御線５６ヲ介して信号
変換器３３ヲ制御し、信号変換器３３に例えば、バック
グラウンドカラー等の任意の固定出力を表示器３２へ出
力させる。
次に１表示メモＩＪ３０に初期化のためのデータを書き
込む。つぎに表示データ検出メモリ３５に表示メモリ３
０のアドレス毎のデータの有無をデータとして初期化の
ために書き込む。最後に制御線５６ヲ介して信号変換器
３３ヲ制御し、信号変換器３３に表示メモリ３０からの
データを表示器３２に出力させ。
込む。つぎに表示データ検出メモリ３５に表示メモリ３
０のアドレス毎のデータの有無をデータとして初期化の
ために書き込む。最後に制御線５６ヲ介して信号変換器
３３ヲ制御し、信号変換器３３に表示メモリ３０からの
データを表示器３２に出力させ。
初期化を終了する。
次に、ＣＰＵｌ０からの表示データの書き込み及びＣＰ
Ｕ １．０による表示データの読み出しについて述べ
る。
Ｕ １．０による表示データの読み出しについて述べ
る。
ＣＰＵ１．Ｏからの表示データの書き込みを行なう場合
、’ＣＰＵｌ０は表示装置加に対して、表示データをデ
ータバス４０に出力し、表示メモリ３０のアドレスをア
ドレスバス４１に出力し、制御線４２によって表示デー
タの書き換えを要求する。表示装置２０の表示制御器３
Ｊはこの要求を受け１表示メモリ３０に書き込める固定
の期間中たとえば表示器３２の水平帰線期間、垂直帰線
期間等の期間中であれば、直ちにＣＰＵ１．Ｏからのデ
ータを表示メモリ３０に書き込み、同時に表示データ検
出メモリ３５にもデータバス５３ヲ介してデータの有無
を書き込む。そして書き込みが終了したことを応答線４
３ヲ介してＣＰＵｌ０に知らせ、ＣＰＵｌ０からの表示
データの書き込みを終了する。
、’ＣＰＵｌ０は表示装置加に対して、表示データをデ
ータバス４０に出力し、表示メモリ３０のアドレスをア
ドレスバス４１に出力し、制御線４２によって表示デー
タの書き換えを要求する。表示装置２０の表示制御器３
Ｊはこの要求を受け１表示メモリ３０に書き込める固定
の期間中たとえば表示器３２の水平帰線期間、垂直帰線
期間等の期間中であれば、直ちにＣＰＵ１．Ｏからのデ
ータを表示メモリ３０に書き込み、同時に表示データ検
出メモリ３５にもデータバス５３ヲ介してデータの有無
を書き込む。そして書き込みが終了したことを応答線４
３ヲ介してＣＰＵｌ０に知らせ、ＣＰＵｌ０からの表示
データの書き込みを終了する。
また、表示メモリ３０に書き込める固定の期間外であれ
ば、表示制御器３１は表示データ検出メモリ３５のデー
タバス協の出力を検査する。そして、表示データが無い
場合には制御線５６ヲ介して信号変換器３３ヲ制御し、
バックグラウンドカラー等の任意の固定出力全表示器３
２へ出力させ１表示メモリ３０にＣＰＵｌ０からのデー
タを書き込み、同時に表示データ検出メモリ３５にもデ
ータバス５３ヲ介してデータの有無を書き込む。さらに
ＣＰＵｌ０に対し、書き込みが終了したことを応答線４
３ヲ介して知らせ、書き込み動作を終了する。一方、表
示データがある場合は、表示メモリ３０に書き込める固
定の期間となるまであるいは、表示データ検出メモリ３
５によって表示メモリ３０にデータがないと判断できる
まで待たされる。
ば、表示制御器３１は表示データ検出メモリ３５のデー
タバス協の出力を検査する。そして、表示データが無い
場合には制御線５６ヲ介して信号変換器３３ヲ制御し、
バックグラウンドカラー等の任意の固定出力全表示器３
２へ出力させ１表示メモリ３０にＣＰＵｌ０からのデー
タを書き込み、同時に表示データ検出メモリ３５にもデ
ータバス５３ヲ介してデータの有無を書き込む。さらに
ＣＰＵｌ０に対し、書き込みが終了したことを応答線４
３ヲ介して知らせ、書き込み動作を終了する。一方、表
示データがある場合は、表示メモリ３０に書き込める固
定の期間となるまであるいは、表示データ検出メモリ３
５によって表示メモリ３０にデータがないと判断できる
まで待たされる。
ＣＰＵｌ０が表示データを読み出す場合について述べる
と、まずＣＰＵｌ０は表示メモリ３０のアドレスをアド
レスバス４１に出力し、制御線４２によって表示データ
の読み出しを要求する。表示装置加の表示制御器３１は
、この要求を受け、表示メモリ３０に書き込むことがで
きる表示器３２の水平帰線期間等の固定期間中であれば
、直ちに表示メモリ３０からのデータを読み出し、ＣＰ
Ｕ］、０のデータバス４０にデータを出力し、応答線４
３を介してＣＰＵ］、０にデータがデータバス４０にあ
ることを知らせる。
と、まずＣＰＵｌ０は表示メモリ３０のアドレスをアド
レスバス４１に出力し、制御線４２によって表示データ
の読み出しを要求する。表示装置加の表示制御器３１は
、この要求を受け、表示メモリ３０に書き込むことがで
きる表示器３２の水平帰線期間等の固定期間中であれば
、直ちに表示メモリ３０からのデータを読み出し、ＣＰ
Ｕ］、０のデータバス４０にデータを出力し、応答線４
３を介してＣＰＵ］、０にデータがデータバス４０にあ
ることを知らせる。
ＣＰＵｌ０はデータバス４０上のデータを読み込み、デ
ータ読み出しを終了する。また、」二記の固定期間外で
は１表示制御器３１は表示データ検出メモリ３５のデー
タバス５３の出力を検査する。そして表示データが々い
場合には、制御線５６を介して信号変換器３３ヲ制御し
、バンクグラウンドカラー等の任意の固定出力全表示器
３２に出力させ、表示メモリ３０からデータを読み出し
、ＣＰＵ］、０のデータバス４０にデータを出力し、応
答線４３全介してＣＰＵｌ０にデータがデータバス４０
にあることを知らせる。
ータ読み出しを終了する。また、」二記の固定期間外で
は１表示制御器３１は表示データ検出メモリ３５のデー
タバス５３の出力を検査する。そして表示データが々い
場合には、制御線５６を介して信号変換器３３ヲ制御し
、バンクグラウンドカラー等の任意の固定出力全表示器
３２に出力させ、表示メモリ３０からデータを読み出し
、ＣＰＵ］、０のデータバス４０にデータを出力し、応
答線４３全介してＣＰＵｌ０にデータがデータバス４０
にあることを知らせる。
ＣＰＵｌ０はデータバス４０上のデータを読み込み。
データ読み出しを終了する。
次に表示データ検出メモリ３５へのデータ書き込みにつ
いて述べる。表示データ検出メモリ３５への書き込みは
、ＣＰＵｌ０から表示メモリ３０への書き込み時と、表
示メモリ３０から信号変換器３３への表示データがある
場合にデータ検出器３４によって表示データ有りと判断
された時に行なわれる。一般的に表示メモリ３０は表示
器３２で必要とするデータ数よｐ大きい容量を持ち、表
示のスクロール等に使用するが、スクロールの場合、Ｃ
ＰＵｌ０から表示メモリ３０へ表示データの書き込みす
る場合、表示データ検出メモリ３５へも書き込む必要が
あり処理速度が低下する。そこで本実施例では、データ
検出器３４は１表示メモリ３０の表示データを信号変換
器３３に送出する際に、信号線５８ヲ介して表示データ
検出メモリ３５にデータを書き込むので。
いて述べる。表示データ検出メモリ３５への書き込みは
、ＣＰＵｌ０から表示メモリ３０への書き込み時と、表
示メモリ３０から信号変換器３３への表示データがある
場合にデータ検出器３４によって表示データ有りと判断
された時に行なわれる。一般的に表示メモリ３０は表示
器３２で必要とするデータ数よｐ大きい容量を持ち、表
示のスクロール等に使用するが、スクロールの場合、Ｃ
ＰＵｌ０から表示メモリ３０へ表示データの書き込みす
る場合、表示データ検出メモリ３５へも書き込む必要が
あり処理速度が低下する。そこで本実施例では、データ
検出器３４は１表示メモリ３０の表示データを信号変換
器３３に送出する際に、信号線５８ヲ介して表示データ
検出メモリ３５にデータを書き込むので。
ＣＰＵ］、Ｃ１使わずにこの作業が行なわれ、処理速度
の低下を防ぐことができるようになる。
の低下を防ぐことができるようになる。
以上述べたように１本実施例によれば、表示器の表示期
間中にもＣＰＵからの表示データの書き込み、ＣＰＵに
よる表示データの読み出しが可能となるので、表示の高
速化が行なえるようになる。
間中にもＣＰＵからの表示データの書き込み、ＣＰＵに
よる表示データの読み出しが可能となるので、表示の高
速化が行なえるようになる。
たとえば、ＣＲＴ装置などで、表示期間対非表示期間の
比が３ニアであると、最大３．３倍の高速化が期待でき
る。
比が３ニアであると、最大３．３倍の高速化が期待でき
る。
更に、上記実施例では表示データの有無を検出して表示
の高速化を図るようにしたが、ＣＲＴ装置などのキャラ
クタリフレンシュ方式のものでは、キャラクタの属性の
有無を検出して同様の高速化をはかることも可能である
。
の高速化を図るようにしたが、ＣＲＴ装置などのキャラ
クタリフレンシュ方式のものでは、キャラクタの属性の
有無を検出して同様の高速化をはかることも可能である
。
（発明の効果）
以上詳細に説明したように、本発明によれば。
固定期間外においても表示データの書き込み、読み出し
が可能となり、表示を乱さずに高速表示が実現できる利
点がある。
が可能となり、表示を乱さずに高速表示が実現できる利
点がある。
Claims (1)
- 書き換え可能な表示メモリを有する表示装置において、
表示データの有無を検出する検出手段と、該検出手段に
よる検出結果を記憶する記憶手段と、該記憶手段に記憶
されている情報に基づいて表示メモリの表示データの書
き換え及び読み出しを制御する制御手段とを具備するこ
とを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60226810A JPS6286391A (ja) | 1985-10-14 | 1985-10-14 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60226810A JPS6286391A (ja) | 1985-10-14 | 1985-10-14 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6286391A true JPS6286391A (ja) | 1987-04-20 |
Family
ID=16850958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60226810A Pending JPS6286391A (ja) | 1985-10-14 | 1985-10-14 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6286391A (ja) |
-
1985
- 1985-10-14 JP JP60226810A patent/JPS6286391A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63153583A (ja) | 表示装置 | |
| JPS5987569A (ja) | デ−タ自動連続処理回路 | |
| KR860000595A (ko) | 정보처리장치를 위한 메모리액세스 제어방식 | |
| JPS6365953B2 (ja) | ||
| US5444458A (en) | Display data write control device | |
| US5982397A (en) | Video graphics controller having locked and unlocked modes of operation | |
| JPS6286391A (ja) | 表示装置 | |
| JPH04295918A (ja) | 液晶表示制御装置 | |
| KR830001571B1 (ko) | 디스 플레이 장치 | |
| JPS6321211B2 (ja) | ||
| JPH0250495B2 (ja) | ||
| JPH03105438A (ja) | メモリ制御方法 | |
| JPS619684A (ja) | デフオルト画面表示方式 | |
| KR880011645A (ko) | 비디오 서브 시스템 | |
| JPH04102143A (ja) | メモリ装置 | |
| JPH0728990A (ja) | グラフィックスメモリアクセス回路 | |
| JPS61223788A (ja) | クリツピング制御方式 | |
| JPH02299076A (ja) | イメージデータ上下反転方式 | |
| JPH02144780A (ja) | グラフィックス制御装置 | |
| JPS6256989A (ja) | 表示装置 | |
| KR19990009905A (ko) | 그래픽 데이터 처리장치 | |
| JPH04373058A (ja) | バッファ制御方式 | |
| JPH03191412A (ja) | 入力表示制御装置 | |
| JPH03185494A (ja) | ウィンドウ表示制御装置 | |
| JPH0351930A (ja) | 画像メモリのアクセス方法 |