JPS619684A - デフオルト画面表示方式 - Google Patents
デフオルト画面表示方式Info
- Publication number
- JPS619684A JPS619684A JP59130516A JP13051684A JPS619684A JP S619684 A JPS619684 A JP S619684A JP 59130516 A JP59130516 A JP 59130516A JP 13051684 A JP13051684 A JP 13051684A JP S619684 A JPS619684 A JP S619684A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame memory
- default
- crt
- screen display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、フレームメモリにデフォルトデータを書き
込み、画像表示装置（ＣＲＴ）に画面表示を行うデフォ
ルト画面表示方式に関するものである。
込み、画像表示装置（ＣＲＴ）に画面表示を行うデフォ
ルト画面表示方式に関するものである。
従来この糧のデフォルト画面表示方式としては、第１図
に示すものがあった。第１図は従来のデフォルト画面表
示方式を示すブロック構成図である。
に示すものがあった。第１図は従来のデフォルト画面表
示方式を示すブロック構成図である。
図において、１はフレームメモリ４葡アクセスする中央
演算処理装置（ＣＰＵ）、２は、１フレ一ム走丘時間で
フレームメモリ４の全アドレス全アクセスする様に、ア
ドレスをアドレスバス１１へ出力するＣ ＲＴコントロ
ーラ、３はＣＰＵＩからのアドレス出力とＣＲＴコント
ローラ２からのアドレス出力を切ル換え、アドレス會ア
ドレスバス１４へ出力する切り換え器、４はフレームメ
モリ、５は、ＣＰＵＩがフレームメモリ４をアクセスす
る期間（以下、ＣＰＵ期間と称す）と、フレームメモリ
４から表示データを読み出す期間（以下、ＣＲＴ期間と
称す）の時分割方式において、ＣＰＬ１期間にＣＰＵＩ
からのデータをデータバス１５へ出力するゲート回路で
ある。
演算処理装置（ＣＰＵ）、２は、１フレ一ム走丘時間で
フレームメモリ４の全アドレス全アクセスする様に、ア
ドレスをアドレスバス１１へ出力するＣ ＲＴコントロ
ーラ、３はＣＰＵＩからのアドレス出力とＣＲＴコント
ローラ２からのアドレス出力を切ル換え、アドレス會ア
ドレスバス１４へ出力する切り換え器、４はフレームメ
モリ、５は、ＣＰＵＩがフレームメモリ４をアクセスす
る期間（以下、ＣＰＵ期間と称す）と、フレームメモリ
４から表示データを読み出す期間（以下、ＣＲＴ期間と
称す）の時分割方式において、ＣＰＬ１期間にＣＰＵＩ
からのデータをデータバス１５へ出力するゲート回路で
ある。
次に、上記第１図に示す従来のデフォルト画面表示方式
の動作について説明する。図示しないＣＲＴの静止画表
示において、情報送出側から描画の命令を受けると、Ｃ
ＰＬＴＩはフレームメモリ４に対しアドレス、データを
各々アドレスバス１２．データバス１３に出力する。こ
こでは、ＣＰＵＸＪ［にだけフレームメモリ４ヘデータ
を省き込む様に、ＣＰＵ期間／ＣＲＴ期間の時分割を示
す信号１６によル、切り換え器３及びゲート回路５で制
御する。デフォルト画面表示も、同様に情報送出側から
表示画面をデフォルト状態にする命令を受けると、ＣＰ
Ｕ１はプログラム上で記憶しているデフォルトデータを
、１アドレスごとに１フレ一ム分だけＣＰＵ期間にフレ
ームメモリ４へ壱キ込む。
の動作について説明する。図示しないＣＲＴの静止画表
示において、情報送出側から描画の命令を受けると、Ｃ
ＰＬＴＩはフレームメモリ４に対しアドレス、データを
各々アドレスバス１２．データバス１３に出力する。こ
こでは、ＣＰＵＸＪ［にだけフレームメモリ４ヘデータ
を省き込む様に、ＣＰＵ期間／ＣＲＴ期間の時分割を示
す信号１６によル、切り換え器３及びゲート回路５で制
御する。デフォルト画面表示も、同様に情報送出側から
表示画面をデフォルト状態にする命令を受けると、ＣＰ
Ｕ１はプログラム上で記憶しているデフォルトデータを
、１アドレスごとに１フレ一ム分だけＣＰＵ期間にフレ
ームメモリ４へ壱キ込む。
ＣＲＴ期間では、信号１６により切シ候え器３でＣＲＴ
コントローラ２のアドレスに切シ換えられ、フレームメ
モリ４よシデータを読み出している。
コントローラ２のアドレスに切シ換えられ、フレームメ
モリ４よシデータを読み出している。
従来のＣＰＵＩによるフレームメモリアクセスのデフォ
ルト画面表示方式は以上の様に朽成されているので、フ
レームメモリ４にデータ全書き込むには、ＣＰＵＩの命
令によらねばならない）こめに、ＣＲＴの画面表示に時
間がかかるという欠点があった。
ルト画面表示方式は以上の様に朽成されているので、フ
レームメモリ４にデータ全書き込むには、ＣＰＵＩの命
令によらねばならない）こめに、ＣＲＴの画面表示に時
間がかかるという欠点があった。
この発明は、上記の様な従来のものの欠点を改善する目
的でなされたもので、ＣＲＴの表示画面のデフォルトデ
ータ全あらかじめラッチ回路に記憶させ、ＣＲＴコント
ローラによってＣＲＴ表示期間に、ラッチ回路に記憶さ
れているデフォルトデータをフレームメモリに書き込む
様にすることにより、高速でＣＲＴのデフォルト画面表
示ができるデフォルト画面表示方式を提供するものであ
る０ 〔発明の実施例〕 以下、この発明の実施例を図について説明する。
的でなされたもので、ＣＲＴの表示画面のデフォルトデ
ータ全あらかじめラッチ回路に記憶させ、ＣＲＴコント
ローラによってＣＲＴ表示期間に、ラッチ回路に記憶さ
れているデフォルトデータをフレームメモリに書き込む
様にすることにより、高速でＣＲＴのデフォルト画面表
示ができるデフォルト画面表示方式を提供するものであ
る０ 〔発明の実施例〕 以下、この発明の実施例を図について説明する。
第２図はこの発明の一実施例であるデフォルト画面表示
方式會示すブロック構成図である。図において、１は、
フレームメモリ４へのアクセス及びデフォルトデータの
ラッチ回路７への出力、デフォルト画面表示命令を表わ
す信号２７の出力を行うＣＰＵ、２は、１フレ一ム走食
時間でフレームメモリ４の全アドレスをアクセスする様
に、アドレスをアドレスバス２□ｌへ出力するｃｎ’ｒ
：ｙントローラ、３は、ＣＰＵＩからのアドレッシング
とＣＲＴコントローラ２からのアドレッシングヲ切り換
え、アドレスをアドレスバス２４へ出力する切り換え器
、４はフレームメモリ、６はＣＰＵＩからのデータとラ
ッチ回路７のデータとの切シ換えを行う切９換え器、７
はデフォルトデータ全記憶してお（ラッチ回路である。
方式會示すブロック構成図である。図において、１は、
フレームメモリ４へのアクセス及びデフォルトデータの
ラッチ回路７への出力、デフォルト画面表示命令を表わ
す信号２７の出力を行うＣＰＵ、２は、１フレ一ム走食
時間でフレームメモリ４の全アドレスをアクセスする様
に、アドレスをアドレスバス２□ｌへ出力するｃｎ’ｒ
：ｙントローラ、３は、ＣＰＵＩからのアドレッシング
とＣＲＴコントローラ２からのアドレッシングヲ切り換
え、アドレスをアドレスバス２４へ出力する切り換え器
、４はフレームメモリ、６はＣＰＵＩからのデータとラ
ッチ回路７のデータとの切シ換えを行う切９換え器、７
はデフォルトデータ全記憶してお（ラッチ回路である。
次に、上記第２図に示すこの発明の一実施例であるデフ
ォルト画面表示方式の動作について説明する。ここでも
、上記した従来例の方式と同様に、ＣＰＵ期間とＣＲＴ
期間の時分割ケ行っている。
ォルト画面表示方式の動作について説明する。ここでも
、上記した従来例の方式と同様に、ＣＰＵ期間とＣＲＴ
期間の時分割ケ行っている。
始めに、一般のＣＲＴの静止画表示におけるフレームメ
モリ４へのデータの書き込みについて述べる。情報送出
側から描画の命令を受けると、ＣＰＵ１はその命令を処
理し、フレームメモリ４へのアドレス、データ全各々ア
ドレスバス２２．データバス２３に出力する。そして、
ＣＰＵ期間にだけフレームメモリ４にデータを書き込む
様に、ＣＰＵ期間／ＣＲＴ期間の時分割を示す信号２６
で各切り換え器３．６’ｔ＠、り換え、アドレスバス２
４゜データバス２５に各々アドレス、データ全出力させ
、フレームメモリ４にデータ全書き込む。次いで、デフ
ォルト画面表示におけるフレームメモリ４へのデータの
書き込みについて述べる。情報送出側から表示画面全デ
フォルト状態にする命令をｃ’ Ｐ Ｕ １が認知する
と、プログラム上で記憶シているデフォルトデータをラ
ッチ回路７に出力して記憶させ、フレームメモリ４に入
力されるデータがラッチ回路７７）・ら出力される様に
、信号２７で切り換え５６ ｋ ９Ｊ Ｊ）換える。Ｃ
ＲＴ−コントローラ２のアドレッシングがフレームメモ
リ４の最初のアドレスをアクセスすると、このラッチ回
路７のデータｋ、ＣＲ’ｌ’期間にフレームメモリ４へ
入力させ、以下、１フレ一ム分のデフォルトデータを入
力させる。本来は、ＣＲＴ期間はフレームメモリ４から
の７−タの読み出し期間であるが、デフォルト画面表示
時は、１フレ一ム分はフレームメモリ４への書き込みと
データの読み出しを同時に行う。デフォルトデータの書
き込みが終わると、本来のデータの読み出しのみを行う
。
モリ４へのデータの書き込みについて述べる。情報送出
側から描画の命令を受けると、ＣＰＵ１はその命令を処
理し、フレームメモリ４へのアドレス、データ全各々ア
ドレスバス２２．データバス２３に出力する。そして、
ＣＰＵ期間にだけフレームメモリ４にデータを書き込む
様に、ＣＰＵ期間／ＣＲＴ期間の時分割を示す信号２６
で各切り換え器３．６’ｔ＠、り換え、アドレスバス２
４゜データバス２５に各々アドレス、データ全出力させ
、フレームメモリ４にデータ全書き込む。次いで、デフ
ォルト画面表示におけるフレームメモリ４へのデータの
書き込みについて述べる。情報送出側から表示画面全デ
フォルト状態にする命令をｃ’ Ｐ Ｕ １が認知する
と、プログラム上で記憶シているデフォルトデータをラ
ッチ回路７に出力して記憶させ、フレームメモリ４に入
力されるデータがラッチ回路７７）・ら出力される様に
、信号２７で切り換え５６ ｋ ９Ｊ Ｊ）換える。Ｃ
ＲＴ−コントローラ２のアドレッシングがフレームメモ
リ４の最初のアドレスをアクセスすると、このラッチ回
路７のデータｋ、ＣＲ’ｌ’期間にフレームメモリ４へ
入力させ、以下、１フレ一ム分のデフォルトデータを入
力させる。本来は、ＣＲＴ期間はフレームメモリ４から
の７−タの読み出し期間であるが、デフォルト画面表示
時は、１フレ一ム分はフレームメモリ４への書き込みと
データの読み出しを同時に行う。デフォルトデータの書
き込みが終わると、本来のデータの読み出しのみを行う
。
この発明は以上説明した様に、デフォルト画面表示方式
において、ＣＲＴの表示画面のデフォルトデータ全あら
かじめラッチ回路Ｖｔｌ記憶させ、ＣＲＴコントローラ
によってＣＲＴ表示期間に、ラッチ回路に記憶されてい
るデフォルトデータ奮フレームメモリに書き込む様に構
成したので、この種の従来例のものと比べて、ＣＰＵの
負荷が軽減できると共に、ＣＲＴのデフォルト画面表示
が極めてｈ速で実行され得る優れた効果を奏するもので
ある０
において、ＣＲＴの表示画面のデフォルトデータ全あら
かじめラッチ回路Ｖｔｌ記憶させ、ＣＲＴコントローラ
によってＣＲＴ表示期間に、ラッチ回路に記憶されてい
るデフォルトデータ奮フレームメモリに書き込む様に構
成したので、この種の従来例のものと比べて、ＣＰＵの
負荷が軽減できると共に、ＣＲＴのデフォルト画面表示
が極めてｈ速で実行され得る優れた効果を奏するもので
ある０
第１図は従来のデフォルト画面表示方式を示すブロック
構成図、第２図はこの発明の一実施例であるデフォルト
画面表示方式を示すブロック構成図である。 図において、１・・・中央演算処理装置（ＣＰＩＪ）、
２・・・ＣＲＴコントローラ、３．６・・・切多換え器
、４・・・フレームメモリ、５・−・ゲート回路、７・
・・ラッチ回路、１１，１２．１４，２１．２２．２４
・・・アドレスバス、１３，１５，２３．２５・・・デ
ータバス、１６．２６．２７・・・信号である。 なお、各図中、同一符号は同一、又は４目当部分を示す
１、
構成図、第２図はこの発明の一実施例であるデフォルト
画面表示方式を示すブロック構成図である。 図において、１・・・中央演算処理装置（ＣＰＩＪ）、
２・・・ＣＲＴコントローラ、３．６・・・切多換え器
、４・・・フレームメモリ、５・−・ゲート回路、７・
・・ラッチ回路、１１，１２．１４，２１．２２．２４
・・・アドレスバス、１３，１５，２３．２５・・・デ
ータバス、１６．２６．２７・・・信号である。 なお、各図中、同一符号は同一、又は４目当部分を示す
１、
Claims (1)
- ＣＲＴの表示画面をデフォルト状態にする方式において
、中央演算処理装置により前記表示画面のデフォルトデ
ータをあらかじめラッチ回路に記憶させ、ＣＲＴコント
ローラによって表示データを読み出す時のＣＲＴ表示期
間に、アドレッシングされたフレームメモリに、前記ラ
ッチ回路に記憶されている前記デフォルトデータを書き
込む様にしたことを特徴とするデフォルト画面表示方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59130516A JPS619684A (ja) | 1984-06-25 | 1984-06-25 | デフオルト画面表示方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59130516A JPS619684A (ja) | 1984-06-25 | 1984-06-25 | デフオルト画面表示方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS619684A true JPS619684A (ja) | 1986-01-17 |
Family
ID=15036160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59130516A Pending JPS619684A (ja) | 1984-06-25 | 1984-06-25 | デフオルト画面表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS619684A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63271632A (ja) * | 1987-04-30 | 1988-11-09 | Fujitsu Ltd | 画面表示制御装置 |
| JPH02260303A (ja) * | 1989-03-31 | 1990-10-23 | Takenaka Komuten Co Ltd | スタンド式非常用照明器具 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5381018A (en) * | 1976-12-27 | 1978-07-18 | Nec Corp | Memory control system on disply unit |
-
1984
- 1984-06-25 JP JP59130516A patent/JPS619684A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5381018A (en) * | 1976-12-27 | 1978-07-18 | Nec Corp | Memory control system on disply unit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63271632A (ja) * | 1987-04-30 | 1988-11-09 | Fujitsu Ltd | 画面表示制御装置 |
| JPH02260303A (ja) * | 1989-03-31 | 1990-10-23 | Takenaka Komuten Co Ltd | スタンド式非常用照明器具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0612863A (ja) | デュアルポートｄｒａｍ | |
| JPH0746308B2 (ja) | 表示制御装置およびマイクロコンピュータ・システム | |
| JPS619684A (ja) | デフオルト画面表示方式 | |
| JP2665836B2 (ja) | 液晶表示制御装置 | |
| JPS60220386A (ja) | フレ−ムメモリアクセス方式 | |
| JPS6321211B2 (ja) | ||
| JPS6122391A (ja) | 表示装置の複写制御方式 | |
| JPS5952460B2 (ja) | メモリ装置 | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JP3217815B2 (ja) | アドレス変換方式 | |
| JP2884620B2 (ja) | ディジタル画像処理装置 | |
| JPS5945567A (ja) | メモリ書き込み制御回路 | |
| KR0135896B1 (ko) | 데이타 판독 시간을 단축시키는 비디오 그래픽 카드 | |
| KR900001530Y1 (ko) | 폰트롬과 문자발생 램 사이의 데이터 전송회로 | |
| JPH04190389A (ja) | 画像表示装置のルックアップテーブル書換え方式 | |
| JPH0728990A (ja) | グラフィックスメモリアクセス回路 | |
| JPS61184587A (ja) | 画像表示制御装置 | |
| JPS5971510A (ja) | シ−ケンス制御回路 | |
| JPH04131948A (ja) | メモリ制御装置 | |
| JPH05210616A (ja) | コンピュータ装置 | |
| JPS5924427B2 (ja) | 表示装置 | |
| JPS6175388A (ja) | 表示処理装置 | |
| JPH04151195A (ja) | 画像表示装置 | |
| JPS61276042A (ja) | メモリ制御装置 | |
| JPS59226954A (ja) | メモリ・アクセス種別記録装置 |