JPS61276042A - メモリ制御装置 - Google Patents
メモリ制御装置Info
- Publication number
- JPS61276042A JPS61276042A JP60118125A JP11812585A JPS61276042A JP S61276042 A JPS61276042 A JP S61276042A JP 60118125 A JP60118125 A JP 60118125A JP 11812585 A JP11812585 A JP 11812585A JP S61276042 A JPS61276042 A JP S61276042A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- image memory
- read
- read access
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Memory System (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、画像データ処理システムで使用されるイメー
ジメモリの初期化礪能を備えたメモリ制御装置に関する
。
ジメモリの初期化礪能を備えたメモリ制御装置に関する
。
［発明の技術的背景とその問題点］
従来、画像データ処理システムでは、各種の処理の前に
画像データを記憶するイメージメモリをクリアする必要
がある。即ち、イメージメモリにゼロデータをライトし
、初期化する動作が必要である。
画像データを記憶するイメージメモリをクリアする必要
がある。即ち、イメージメモリにゼロデータをライトし
、初期化する動作が必要である。
ところで、画像データ処理システムは、通常では第３図
に示すように、マイクロプログラムコントローラ（以下
単にコントローラと称す）１０、イメージメモリ１１、
モニタ１２及び転送モジュール１３からなる。イメージ
メモリ１１は、第４図に示すように、ダイナミックＲＡ
Ｍ （以下単にＲＡＭと称す）２０、ＲＡＭ２０からの
出力データをラッチするラッチ回路２１、及びＲＡＭ２
０のライト動作に必要なナンド回路２２と負論理のナン
ド回路２３を備えている。転送モジュール１３は、例え
ばファクシミリ装置や光デイスク装置からのデータを外
部バス１４を通じて受信し、コード変換した後にイメー
ジメモリ１１に書込みモニタ１２に表示させる。また、
転送モジュール１３は、イメージメモリ１１からのデー
タをコード化して、外部バス１４を通じて他の装置へ転
送させる動作を行なう。モニタ１２は、通常では表示部
及び表示データを記憶するための°ビットマツプメモリ
を備えている。
に示すように、マイクロプログラムコントローラ（以下
単にコントローラと称す）１０、イメージメモリ１１、
モニタ１２及び転送モジュール１３からなる。イメージ
メモリ１１は、第４図に示すように、ダイナミックＲＡ
Ｍ （以下単にＲＡＭと称す）２０、ＲＡＭ２０からの
出力データをラッチするラッチ回路２１、及びＲＡＭ２
０のライト動作に必要なナンド回路２２と負論理のナン
ド回路２３を備えている。転送モジュール１３は、例え
ばファクシミリ装置や光デイスク装置からのデータを外
部バス１４を通じて受信し、コード変換した後にイメー
ジメモリ１１に書込みモニタ１２に表示させる。また、
転送モジュール１３は、イメージメモリ１１からのデー
タをコード化して、外部バス１４を通じて他の装置へ転
送させる動作を行なう。モニタ１２は、通常では表示部
及び表示データを記憶するための°ビットマツプメモリ
を備えている。
ここで、外部バス１４を通じて画像データが転送される
と、転送モジュール１３によりその画像データがイメー
ジメモリ１１にライトされる。次に、イメージメモリ１
１からリードされた画像データが、モニタ１２へ出力さ
れて表示されることになる。このとき、コントローラ１
０は、転送モジュール１３に対してイメージメモリ１１
の開始アドレス、データ転送長及び拡大、縮小等のパラ
メータを設定し、転送モジュール１３に起動パルスＰを
出力する。これにより、転送モジュール１３が起動し、
第４図に示すＲＡＭ２０にはローアドレスストローブ８
．カラムアドレスストローブＣが入力されて、ＲＡＭ２
０に対するリードアクセスが実行される。即ち、更新さ
れるアドレス入力日毎に、ＲＡＭ２０から画像データが
出力されて、このデータ出力Ｆがラッチ回路２１にラッ
チされた後にモニタ１２へ転送される。
と、転送モジュール１３によりその画像データがイメー
ジメモリ１１にライトされる。次に、イメージメモリ１
１からリードされた画像データが、モニタ１２へ出力さ
れて表示されることになる。このとき、コントローラ１
０は、転送モジュール１３に対してイメージメモリ１１
の開始アドレス、データ転送長及び拡大、縮小等のパラ
メータを設定し、転送モジュール１３に起動パルスＰを
出力する。これにより、転送モジュール１３が起動し、
第４図に示すＲＡＭ２０にはローアドレスストローブ８
．カラムアドレスストローブＣが入力されて、ＲＡＭ２
０に対するリードアクセスが実行される。即ち、更新さ
れるアドレス入力日毎に、ＲＡＭ２０から画像データが
出力されて、このデータ出力Ｆがラッチ回路２１にラッ
チされた後にモニタ１２へ転送される。
このような表示処理後に次の処理に移行するが、この次
の処理の前に外部バス１４を通じてイメージメモリ１１
の初期化コマンドが転送されると、コントローラ１０は
イメージメモリ１１に対してクリア処理を行なう。即ち
、コントローラ１０は、コントローラ１０に対して、直
接１単位毎にアクセスするか又は転送モジュール１３を
通じてゼロデータをライトする。このとき、ナンド回路
２２から出力されるリードライト人力りにより、ＲＡＭ
２０に対するライト動作が実行される。ＲＡＭ２０がリ
ードアクセス時では、リードライト入力りはハイレベル
である。
の処理の前に外部バス１４を通じてイメージメモリ１１
の初期化コマンドが転送されると、コントローラ１０は
イメージメモリ１１に対してクリア処理を行なう。即ち
、コントローラ１０は、コントローラ１０に対して、直
接１単位毎にアクセスするか又は転送モジュール１３を
通じてゼロデータをライトする。このとき、ナンド回路
２２から出力されるリードライト人力りにより、ＲＡＭ
２０に対するライト動作が実行される。ＲＡＭ２０がリ
ードアクセス時では、リードライト入力りはハイレベル
である。
前記のようにして、表示処理の前にイメージメモリ１１
に対するクリア処理が実行されるが、通常ではイメージ
メモリ１１は大容量のメモリであるため、初期化処理に
要する時間は比較的多くなる。
に対するクリア処理が実行されるが、通常ではイメージ
メモリ１１は大容量のメモリであるため、初期化処理に
要する時間は比較的多くなる。
このため、イメージメモリ１１の初期化処理により、画
像データ処理全体の速度が低下する問題がある。
像データ処理全体の速度が低下する問題がある。
［発明の目的］
本発明の目的は、イメージメモリに対するクリア処理の
時間を大幅に減少して、画像データ処理の速度を向上で
きるメモリ制御装置を提供することにある。
時間を大幅に減少して、画像データ処理の速度を向上で
きるメモリ制御装置を提供することにある。
［発明の概要］
本発明は、画像データ処理システムのメモリ制御装置に
おいて、アクセス情報に基づいてイメージメモリをアク
セスし画像データを読出すリード手段及びクリア手段を
備えている。クリア手段は、クリア指定情報によりクリ
ア制御信号をラッチし、リード手段による読出し動作時
にラッチしたクリア制御信号に基づいて、イメージメモ
リに対してリードモディファイライト動作を実行してゼ
ロデータをライトするように構成されている。
おいて、アクセス情報に基づいてイメージメモリをアク
セスし画像データを読出すリード手段及びクリア手段を
備えている。クリア手段は、クリア指定情報によりクリ
ア制御信号をラッチし、リード手段による読出し動作時
にラッチしたクリア制御信号に基づいて、イメージメモ
リに対してリードモディファイライト動作を実行してゼ
ロデータをライトするように構成されている。
このような構成により、イメージメモリのリードアクセ
ス時に、イメージメモリのクリア処理を実行し、結果的
にクリア処理に要する時間を大幅に減少することが可能
となる。
ス時に、イメージメモリのクリア処理を実行し、結果的
にクリア処理に要する時間を大幅に減少することが可能
となる。
［発明の実施例］
以下図面を参照して本発明の一実施例を説明する。第１
図は一実施例に係わるメモリ制御装置の構成を示すブロ
ック因である。第１図に示すメモリ制御ｖＲ１は、第３
図に示す画像データ処理システムの基本的構成において
、イメージメモリ１１の部分に相当する。メモリ制御装
置は、第１図に示すように、画像データを格納するＲＡ
Ｍ２０、ラッチ回路２１、ＲＡＭ２０のライト動作に必
要なナンド回路２２．負論理のナンド回路３２、フリッ
プフロップ３０及びアンド回路３１を備えている。フリ
ップフロップ３０は、外部からクリア指定情報が転送さ
れると、第３図のコントローラ１０から出力されるマイ
クロコマンドＩによりセットされる。フリップフロップ
３０の反転出力信号Ｊは、アンド回路３１の第１の入力
端子へ出力される。アンド回路３１は、第２の入力端子
には入力データＥが供給されて、前記反転出力信号Ｊに
応じて入力データＥをＲＡＭ２Ｏのデータ入力端子ＤＩ
Ｎへ与える。一方、フリップフロップ３０の反転出力信
号Ｊは、負論理のナンド回路３２の第３の入力端子へ供
給される。負論理のナンド回路３２の第１及び第２の入
力端子には、転送モジュール１３からのライト条件信号
Ｗが供給される。
図は一実施例に係わるメモリ制御装置の構成を示すブロ
ック因である。第１図に示すメモリ制御ｖＲ１は、第３
図に示す画像データ処理システムの基本的構成において
、イメージメモリ１１の部分に相当する。メモリ制御装
置は、第１図に示すように、画像データを格納するＲＡ
Ｍ２０、ラッチ回路２１、ＲＡＭ２０のライト動作に必
要なナンド回路２２．負論理のナンド回路３２、フリッ
プフロップ３０及びアンド回路３１を備えている。フリ
ップフロップ３０は、外部からクリア指定情報が転送さ
れると、第３図のコントローラ１０から出力されるマイ
クロコマンドＩによりセットされる。フリップフロップ
３０の反転出力信号Ｊは、アンド回路３１の第１の入力
端子へ出力される。アンド回路３１は、第２の入力端子
には入力データＥが供給されて、前記反転出力信号Ｊに
応じて入力データＥをＲＡＭ２Ｏのデータ入力端子ＤＩ
Ｎへ与える。一方、フリップフロップ３０の反転出力信
号Ｊは、負論理のナンド回路３２の第３の入力端子へ供
給される。負論理のナンド回路３２の第１及び第２の入
力端子には、転送モジュール１３からのライト条件信号
Ｗが供給される。
このような構成のメモリ制御装置におい°て、同実施例
の動作を説明する。先ず、第３図において、外部バス１
４を通じて、イメージメモリ１１のアクセスに必要な開
始アドレス、転送長等のパラメータであるアドレス情報
が転送される。このとき、同時に追加パラメータとして
、イメージメモリ１１をリードアクセス後にクリア（初
期化）を指示するクリア指定情報が外部バス１４を通じ
て転送される。
の動作を説明する。先ず、第３図において、外部バス１
４を通じて、イメージメモリ１１のアクセスに必要な開
始アドレス、転送長等のパラメータであるアドレス情報
が転送される。このとき、同時に追加パラメータとして
、イメージメモリ１１をリードアクセス後にクリア（初
期化）を指示するクリア指定情報が外部バス１４を通じ
て転送される。
コントローラ１０は、クリア指定情報に応じてマイクマ
ロコマンドＩを出力し、第１図に示すフリップ７０ツブ
３０をセットする。これにより、フリップ７Ｏツブ３０
は、第２図に示すようなｒＬＪレベルの反転出力信号Ｊ
をアンド回路３１へ出力する。
ロコマンドＩを出力し、第１図に示すフリップ７０ツブ
３０をセットする。これにより、フリップ７Ｏツブ３０
は、第２図に示すようなｒＬＪレベルの反転出力信号Ｊ
をアンド回路３１へ出力する。
また、反転出力信号Ｊを負論理のナンド回路３２へ出力
する。
する。
この反転出力信号Ｊ、ライト条件信号Ｗ及びライトタイ
ミング信号ＷＴにより、ナンド回路２２から第２図に示
すようなｒＨＪレベルのリードライト入力りが、ＲＡＭ
２０へ出力される。一方、コン ゛トローラ１０
は、フリップフロップ３０をセットした後、転送モジュ
ール１３に対して起動パルスＰを出力する。これにより
転送モジュール１３が動作を開始し、ＲＡＭ２０に対し
リードアクセスを行なう。
ミング信号ＷＴにより、ナンド回路２２から第２図に示
すようなｒＨＪレベルのリードライト入力りが、ＲＡＭ
２０へ出力される。一方、コン ゛トローラ１０
は、フリップフロップ３０をセットした後、転送モジュ
ール１３に対して起動パルスＰを出力する。これにより
転送モジュール１３が動作を開始し、ＲＡＭ２０に対し
リードアクセスを行なう。
即ち、ローアドレススト０−ブＢ、カラムアドレススト
ローブＣがＲＡ Ｍ ２０に出力されて、ＲＡＭ２０は
アドレス入力Ｈに応じたアドレスから画像データがリー
ドされる。このリードアクセスにより、ＲＡＭ２０から
出力された出力データＦは、第２図に示すデータラッチ
パルスＧに同期してラッチ回路２１にラッチされる。ラ
ッチされた画像データは、ラッチ回路２１からモニタ１
２へ転送されて表示部に表示されることになる。
ローブＣがＲＡ Ｍ ２０に出力されて、ＲＡＭ２０は
アドレス入力Ｈに応じたアドレスから画像データがリー
ドされる。このリードアクセスにより、ＲＡＭ２０から
出力された出力データＦは、第２図に示すデータラッチ
パルスＧに同期してラッチ回路２１にラッチされる。ラ
ッチされた画像データは、ラッチ回路２１からモニタ１
２へ転送されて表示部に表示されることになる。
このようなＲＡＭ２０に対するリードアクセス時に、リ
ードライト人力りに応じてリードモディファイライト動
作が実行されて、ＲＡＭ２０にはアンド回路３１を通じ
てゼロデータである入力データＥがライトされる。即ち
、ライトタイミング信号ＷＴによりナンド回路２２から
出力されるリードライト人力りがｒＬＪレベルになると
、ＲＡＭ２０はライトモードとなり、リードアクセスさ
れたアドレスにゼロデータがライトされることになる。
ードライト人力りに応じてリードモディファイライト動
作が実行されて、ＲＡＭ２０にはアンド回路３１を通じ
てゼロデータである入力データＥがライトされる。即ち
、ライトタイミング信号ＷＴによりナンド回路２２から
出力されるリードライト人力りがｒＬＪレベルになると
、ＲＡＭ２０はライトモードとなり、リードアクセスさ
れたアドレスにゼロデータがライトされることになる。
コントローラ１０は、ＲＡ Ｍ ２０からモニタ１２へ
のデータ転送が終了すると、フリップ７Ｏツブ３０をリ
セットすることになる。
のデータ転送が終了すると、フリップ７Ｏツブ３０をリ
セットすることになる。
このようにして、画像データが格納されたＲＡＭ２０に
対してリードアクセスされている期間に、外部からのク
リア指定情報に応じてＲＡ Ｍ ２０にゼロデータがリ
ードモディファイライトされる。即ち、リードアクセス
時に、リードアクセスされたアドレスにゼロデータをラ
イトし、ＲＡＭ２０の初期化を行なうことになる。した
がって、結果的に、イメージメモリ１１に対するクリア
処理をリードアクセス時に行なうことにより、クリア処
理時間を大幅に減少することが可能となる。
対してリードアクセスされている期間に、外部からのク
リア指定情報に応じてＲＡ Ｍ ２０にゼロデータがリ
ードモディファイライトされる。即ち、リードアクセス
時に、リードアクセスされたアドレスにゼロデータをラ
イトし、ＲＡＭ２０の初期化を行なうことになる。した
がって、結果的に、イメージメモリ１１に対するクリア
処理をリードアクセス時に行なうことにより、クリア処
理時間を大幅に減少することが可能となる。
［発明の効果］
以上詳述したように本発明によれば、画像データ処理シ
ステムにおいて、各種処理の前に行なうイメージメモリ
に対するクリア処理を、イメージメモリのリードアクセ
ス時に行なうことができる。
ステムにおいて、各種処理の前に行なうイメージメモリ
に対するクリア処理を、イメージメモリのリードアクセ
ス時に行なうことができる。
したがって、結果的にクリア処理に要する時間を大幅に
減少したことになり、画像データ処理全体の処理時間を
短縮することができるものである。
減少したことになり、画像データ処理全体の処理時間を
短縮することができるものである。
第１図は本発明の一実施例に係わるメモリ制御装置の構
成を示すブロック図、第２図は同実施例の動作を説明す
るためのタイミングチャート、第３図は画像データ処理
システムの構成を示すブロック図、第４図は従来のメモ
リ制ａ装置の構成を示すブロック図、第５図は第４図の
装置の動作を説明するためのタイミングチャートである
。 １０・・・マイクロプログラムコントローラ、１１・・
・イメージメモリ、１３・・・転送モジュール、２０・
・・ＲＡＭ、２１・・・ラッチ回路、３０・・・フリッ
プフロップ。 出願人代理人 弁理士 鈴江武彦 起ｆ″Ｉ曽ＸＰ
□第２図 第３図 第４図 第５図
成を示すブロック図、第２図は同実施例の動作を説明す
るためのタイミングチャート、第３図は画像データ処理
システムの構成を示すブロック図、第４図は従来のメモ
リ制ａ装置の構成を示すブロック図、第５図は第４図の
装置の動作を説明するためのタイミングチャートである
。 １０・・・マイクロプログラムコントローラ、１１・・
・イメージメモリ、１３・・・転送モジュール、２０・
・・ＲＡＭ、２１・・・ラッチ回路、３０・・・フリッ
プフロップ。 出願人代理人 弁理士 鈴江武彦 起ｆ″Ｉ曽ＸＰ
□第２図 第３図 第４図 第５図
Claims (1)
- 画像データ処理システムのイメージメモリの動作を制御
するメモリ制御装置において、前記イメージメモリに記
憶された画像データを読出す際に必要なアクセス情報と
共にその読出し後に前記イメージメモリのクリアを指定
するクリア指定情報を転送する転送手段と、この転送手
段により転送される前記アクセス情報に基づいて前記イ
メージメモリをアクセスし前記画像データを読出すリー
ド手段と、前記転送手段により転送される前記クリア指
定情報によりクリア制御信号をラッチし前記リード手段
による読出し動作時にラッチした前記クリア制御信号に
基づいて前記イメージメモリに対してリードモディファ
イライト動作を実行してゼロデータをライトするクリア
手段とを具備したことを特徴とするメモリ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60118125A JPS61276042A (ja) | 1985-05-31 | 1985-05-31 | メモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60118125A JPS61276042A (ja) | 1985-05-31 | 1985-05-31 | メモリ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61276042A true JPS61276042A (ja) | 1986-12-06 |
Family
ID=14728653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60118125A Pending JPS61276042A (ja) | 1985-05-31 | 1985-05-31 | メモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61276042A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01114988A (ja) * | 1987-10-29 | 1989-05-08 | Matsushita Graphic Commun Syst Inc | 画像拡大縮小処理方法 |
-
1985
- 1985-05-31 JP JP60118125A patent/JPS61276042A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01114988A (ja) * | 1987-10-29 | 1989-05-08 | Matsushita Graphic Commun Syst Inc | 画像拡大縮小処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58139241A (ja) | 画像メモリアクセス方式 | |
| JPS62149099A (ja) | メモリアクセス制御回路 | |
| JPH0612863A (ja) | デュアルポートｄｒａｍ | |
| JPS60117327A (ja) | ディスプレイ装置 | |
| JPS61276042A (ja) | メモリ制御装置 | |
| US6425020B1 (en) | Systems and methods for passively transferring data across a selected single bus line independent of a control circuitry | |
| US6651152B1 (en) | Microcomputer including download circuit controlling data download to plurality of memories | |
| JPH01261758A (ja) | コンピュータ装置 | |
| JPS59178487A (ja) | デイスプレイ装置 | |
| JP3204297B2 (ja) | Ｄｍａ転送制御装置 | |
| JP3266610B2 (ja) | Ｄｍａ転送方式 | |
| JPS6324368A (ja) | イメ−ジメモリのアクセス回路 | |
| JP3217815B2 (ja) | アドレス変換方式 | |
| JP2919357B2 (ja) | Ｃｐｕインタフェース回路 | |
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| JPH1040213A (ja) | 情報処理装置のｄｍａデータ転送方法 | |
| JPH05257698A (ja) | 電子計算機 | |
| JPS6165292A (ja) | グラフイツク表示装置 | |
| JPH02189627A (ja) | データメモリのアクセス回路 | |
| JPH02299076A (ja) | イメージデータ上下反転方式 | |
| JPS619684A (ja) | デフオルト画面表示方式 | |
| JPS5922150A (ja) | メモリ制御方式 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPH06110773A (ja) | メモリ制御装置 | |
| JPS59128621A (ja) | Ｄｍａ制御装置 |