JPH06110773A - メモリ制御装置 - Google Patents
メモリ制御装置Info
- Publication number
- JPH06110773A JPH06110773A JP2404776A JP40477690A JPH06110773A JP H06110773 A JPH06110773 A JP H06110773A JP 2404776 A JP2404776 A JP 2404776A JP 40477690 A JP40477690 A JP 40477690A JP H06110773 A JPH06110773 A JP H06110773A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- acquired
- heap
- heap memory
- physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【目的】ブロック単位で管理される物理メモリ上にヒー
プメモリを獲得する場合に、物理メモリの各ブロックに
発生する空きエリアを小さくして物理メモリの無駄を極
力少なくする。 【構成】マルチプロセスを１本のプロセスに統一する手
段と、物理メモリの特定ブロックに対して獲得したヒー
プメモリのベースアドレス及びレングスを記憶するグロ
ーバルメモリと、物理メモリの特定ブロックに対してヒ
ープメモリを獲得するとき、空きエリアが新たに獲得す
るヒープメモリのサイズ以上のときは前回獲得したヒー
プメモリに連続して獲得し、かつ特定ブロックの空きエ
リアがヒープメモリのサイズ未満ときは別の特定ブロッ
クに対してヒープメモリを獲得するメモリ獲得手段とか
らなる。
プメモリを獲得する場合に、物理メモリの各ブロックに
発生する空きエリアを小さくして物理メモリの無駄を極
力少なくする。 【構成】マルチプロセスを１本のプロセスに統一する手
段と、物理メモリの特定ブロックに対して獲得したヒー
プメモリのベースアドレス及びレングスを記憶するグロ
ーバルメモリと、物理メモリの特定ブロックに対してヒ
ープメモリを獲得するとき、空きエリアが新たに獲得す
るヒープメモリのサイズ以上のときは前回獲得したヒー
プメモリに連続して獲得し、かつ特定ブロックの空きエ
リアがヒープメモリのサイズ未満ときは別の特定ブロッ
クに対してヒープメモリを獲得するメモリ獲得手段とか
らなる。
Description
【０００１】
【産業上の利用分野】本発明は、例えばＰＯＳ（販売時
点情報管理）端末等において適用される物理メモリから
ヒープメモリを獲得するときのメモリ制御装置に関す
る。
点情報管理）端末等において適用される物理メモリから
ヒープメモリを獲得するときのメモリ制御装置に関す
る。
【０００２】
【従来の技術】物理メモリを特定のブロックで管理する
ページング機能を持つＣＰＵ上にてマルチプロセスがヒ
ープメモリを連続的に獲得しようとすると、図４に示す
ようにブロック１ａ，１ｂ，１ｃ，…からなる物理メモ
リ１に対して各プロセス（Ａ）、（Ｂ）、（Ｃ）がそれ
ぞれ各ブロック単位にヒープメモリを獲得するようにな
っていた。
ページング機能を持つＣＰＵ上にてマルチプロセスがヒ
ープメモリを連続的に獲得しようとすると、図４に示す
ようにブロック１ａ，１ｂ，１ｃ，…からなる物理メモ
リ１に対して各プロセス（Ａ）、（Ｂ）、（Ｃ）がそれ
ぞれ各ブロック単位にヒープメモリを獲得するようにな
っていた。
【０００３】
【発明が解決しようとする課題】しかしこのように各プ
ロセス（Ａ）、（Ｂ）、（Ｃ）がそれぞれ各ブロック単
位にヒープメモリを獲得したのでは、図に斜線で示す部
分はヒープメモリとして獲得するが残りの部分が空きエ
リアとなるため、各ブロック毎に比較的大きな空きエリ
アが発生することになり、全体として物理メモリに多大
な無駄が生じる問題があった。
ロセス（Ａ）、（Ｂ）、（Ｃ）がそれぞれ各ブロック単
位にヒープメモリを獲得したのでは、図に斜線で示す部
分はヒープメモリとして獲得するが残りの部分が空きエ
リアとなるため、各ブロック毎に比較的大きな空きエリ
アが発生することになり、全体として物理メモリに多大
な無駄が生じる問題があった。
【０００４】そこで本発明は、物理メモリの各ブロック
に発生する空きエリアを極力小さくすることにより物理
メモリの無駄を極力少なくできるメモリ制御装置を提供
しようとするものである。
に発生する空きエリアを極力小さくすることにより物理
メモリの無駄を極力少なくできるメモリ制御装置を提供
しようとするものである。
【０００５】
【課題を解決するための手段】本発明は、物理メモリを
ブロック単位で管理し、その物理メモリ上にマルチプロ
セスによりヒープメモリを獲得するメモリ制御装置にお
いて、マルチプロセスを１本のプロセスに統一する手段
と、この手段により統一されたプロセスにより物理メモ
リの特定ブロックに対してヒープメモリを獲得したとき
にはその獲得したヒープメモリのベースアドレス及びレ
ングスを記憶するグローバルメモリと、物理メモリの特
定ブロックに対して最初にヒープメモリを獲得するとき
には直ちにメモリ獲得を行い、２回目以降にヒープメモ
リを獲得するときにはグローバルメモリに登録されたヒ
ープメモリのベースアドレス及びレングスを確認し、特
定ブロックの空きエリアが新たに獲得するヒープメモリ
のサイズ以上のときは前回獲得したヒープメモリに連続
してヒープメモリを獲得し、かつ特定ブロックの空きエ
リアが新たに獲得するヒープメモリのサイズ未満ときは
別の特定ブロックに対して最初のヒープメモリを獲得す
るメモリ獲得手段を設けたものである。
ブロック単位で管理し、その物理メモリ上にマルチプロ
セスによりヒープメモリを獲得するメモリ制御装置にお
いて、マルチプロセスを１本のプロセスに統一する手段
と、この手段により統一されたプロセスにより物理メモ
リの特定ブロックに対してヒープメモリを獲得したとき
にはその獲得したヒープメモリのベースアドレス及びレ
ングスを記憶するグローバルメモリと、物理メモリの特
定ブロックに対して最初にヒープメモリを獲得するとき
には直ちにメモリ獲得を行い、２回目以降にヒープメモ
リを獲得するときにはグローバルメモリに登録されたヒ
ープメモリのベースアドレス及びレングスを確認し、特
定ブロックの空きエリアが新たに獲得するヒープメモリ
のサイズ以上のときは前回獲得したヒープメモリに連続
してヒープメモリを獲得し、かつ特定ブロックの空きエ
リアが新たに獲得するヒープメモリのサイズ未満ときは
別の特定ブロックに対して最初のヒープメモリを獲得す
るメモリ獲得手段を設けたものである。
【０００６】
【作用】このような構成の本発明においては、マルチプ
ロセスを１本のプロセスに統一し、この統一されたプロ
セスによって物理メモリに対してヒープメモリを獲得す
る。そして物理メモリの特定ブロックに対して最初にヒ
ープメモリを獲得するときにはヒープメモリを獲得した
後グローバルメモリに獲得したヒープメモリのベースア
ドレス及びレングスを記憶する。続いて物理メモリに対
してヒープメモリを獲得するときにはグローバルメモリ
に登録されたヒープメモリのベースアドレス及びレング
スを確認し、特定ブロックの空きエリアが新たに獲得す
るヒープメモリのサイズ以上のときは前回獲得したヒー
プメモリに連続してヒープメモリを獲得する。すなわち
同一のブロック内に獲得する。また特定ブロックの空き
エリアが新たに獲得するヒープメモリのサイズ未満のと
きは特定ブロックを別のブロックに移して最初のヒープ
メモリを獲得する。
ロセスを１本のプロセスに統一し、この統一されたプロ
セスによって物理メモリに対してヒープメモリを獲得す
る。そして物理メモリの特定ブロックに対して最初にヒ
ープメモリを獲得するときにはヒープメモリを獲得した
後グローバルメモリに獲得したヒープメモリのベースア
ドレス及びレングスを記憶する。続いて物理メモリに対
してヒープメモリを獲得するときにはグローバルメモリ
に登録されたヒープメモリのベースアドレス及びレング
スを確認し、特定ブロックの空きエリアが新たに獲得す
るヒープメモリのサイズ以上のときは前回獲得したヒー
プメモリに連続してヒープメモリを獲得する。すなわち
同一のブロック内に獲得する。また特定ブロックの空き
エリアが新たに獲得するヒープメモリのサイズ未満のと
きは特定ブロックを別のブロックに移して最初のヒープ
メモリを獲得する。
【０００７】
【実施例】以下、本発明の実施例を図面を参照して説明
する。なお、本実施例は本発明をＰＯＳ端末に適用した
ものについて述べる。
する。なお、本実施例は本発明をＰＯＳ端末に適用した
ものについて述べる。
【０００８】図１において１１は制御部本体を構成する
ＣＰＵ、１２はこのＣＰＵ１１が各部を制御するための
プログラムデータが格納されたＲＯＭ（リード・オンリ
ー・メモリ）、１３は物理メモリやグローバルメモリ１
３ａが設けられたＲＡＭ（ランダム・アクセス・メモ
リ）、１４は上位機器であるホストコンピュータと接続
された外部インターフェース、１５はキーボード１６か
らのキー信号を取込み制御するキーボードコントロー
ラ、１７はＣＲＴディスプレイ１８に対してビデオデー
タを出力するビデオＲＡＭ、１９はプリンタ２０を制御
してレシートにデータ印字を行なわせるプリンタコント
ローラである。前記ＣＰＵとＲＯＭ１２、ＲＡＭ１３、
インターフェース１４、コントローラ１５，１９及びビ
デオＲＡＭ１７とはバスライン２１を介して接続してい
る。前記ＣＰＵ１１は図３に示すように先ず物理メモリ
に対してヒープメモリを獲得する複数のプロセスを統一
して１本化する。（統一手段）
ＣＰＵ、１２はこのＣＰＵ１１が各部を制御するための
プログラムデータが格納されたＲＯＭ（リード・オンリ
ー・メモリ）、１３は物理メモリやグローバルメモリ１
３ａが設けられたＲＡＭ（ランダム・アクセス・メモ
リ）、１４は上位機器であるホストコンピュータと接続
された外部インターフェース、１５はキーボード１６か
らのキー信号を取込み制御するキーボードコントロー
ラ、１７はＣＲＴディスプレイ１８に対してビデオデー
タを出力するビデオＲＡＭ、１９はプリンタ２０を制御
してレシートにデータ印字を行なわせるプリンタコント
ローラである。前記ＣＰＵとＲＯＭ１２、ＲＡＭ１３、
インターフェース１４、コントローラ１５，１９及びビ
デオＲＡＭ１７とはバスライン２１を介して接続してい
る。前記ＣＰＵ１１は図３に示すように先ず物理メモリ
に対してヒープメモリを獲得する複数のプロセスを統一
して１本化する。（統一手段）
【０００９】続いてこの統一プロセスによるヒープメモ
リの獲得が１回目か否かを判断する。１回目であれば前
記ＲＡＭ１３に新規フラグを立てて物理メモリの特定ブ
ロックにヒープメモリを獲得し、物理メモリ上のベース
アドレス及びレングスを登録する。また２回目以降であ
ればグローバルメモリ１３ａからベースアドレス及びレ
ングスを呼出して確認する。そして物理メモリに対して
要求サイズ分のヒープメモリを獲得する
リの獲得が１回目か否かを判断する。１回目であれば前
記ＲＡＭ１３に新規フラグを立てて物理メモリの特定ブ
ロックにヒープメモリを獲得し、物理メモリ上のベース
アドレス及びレングスを登録する。また２回目以降であ
ればグローバルメモリ１３ａからベースアドレス及びレ
ングスを呼出して確認する。そして物理メモリに対して
要求サイズ分のヒープメモリを獲得する
【００１０】続いてヒープメモリの獲得にエラーが発生
したか否かをチェックする。エラーが発生しなければ特
定ブロック内の空きエリアが獲得するヒープメモリのサ
イズ以上でメモリの獲得ができたと判断しグローバルメ
モリ１３ａに獲得したヒープメモリの物理メモリ上のベ
ースアドレス及びレングスを登録する。
したか否かをチェックする。エラーが発生しなければ特
定ブロック内の空きエリアが獲得するヒープメモリのサ
イズ以上でメモリの獲得ができたと判断しグローバルメ
モリ１３ａに獲得したヒープメモリの物理メモリ上のベ
ースアドレス及びレングスを登録する。
【００１１】またエラーが発生すると特定ブロック内の
空きエリアが獲得するヒープメモリのサイズ未満でメモ
リの獲得ができないと判断し、前記ＲＡＭ１３に新規フ
ラグを立てて物理メモリの別の特定ブロックにヒープメ
モリを獲得し、物理メモリ上のベースアドレス及びレン
グスを登録する。そしてグローバルメモリ１３ａに獲得
したヒープメモリの物理メモリ上のベースアドレス及び
レングスを登録する。
空きエリアが獲得するヒープメモリのサイズ未満でメモ
リの獲得ができないと判断し、前記ＲＡＭ１３に新規フ
ラグを立てて物理メモリの別の特定ブロックにヒープメ
モリを獲得し、物理メモリ上のベースアドレス及びレン
グスを登録する。そしてグローバルメモリ１３ａに獲得
したヒープメモリの物理メモリ上のベースアドレス及び
レングスを登録する。
【００１２】このような構成であれば、図２に示すよう
に統一プロセスにより物理メモリ３１の特定ブロック３
１ａに対する最初のヒープメモリの獲得が行われる。最
初は獲得エラーが生じないのでグローバルメモリ１３ａ
に獲得したヒープメモリの物理メモリ上のベースアドレ
ス及びレングスが登録される。
に統一プロセスにより物理メモリ３１の特定ブロック３
１ａに対する最初のヒープメモリの獲得が行われる。最
初は獲得エラーが生じないのでグローバルメモリ１３ａ
に獲得したヒープメモリの物理メモリ上のベースアドレ
ス及びレングスが登録される。
【００１３】続いて統一プロセスにより物理メモリ３１
の特定ブロック３１ａに対して２回目のヒープメモリの
獲得が行われる。そして特定ブロック３１ａの空きエリ
アが獲得するヒープメモリのサイズ以上あるので特定ブ
ロック３１ａの空きエリアに最初のヒープメモリに連続
してヒープメモリが獲得される。そしてグローバルメモ
リ１３ａに獲得したヒープメモリの物理メモリ上のベー
スアドレス及びレングスが登録される。
の特定ブロック３１ａに対して２回目のヒープメモリの
獲得が行われる。そして特定ブロック３１ａの空きエリ
アが獲得するヒープメモリのサイズ以上あるので特定ブ
ロック３１ａの空きエリアに最初のヒープメモリに連続
してヒープメモリが獲得される。そしてグローバルメモ
リ１３ａに獲得したヒープメモリの物理メモリ上のベー
スアドレス及びレングスが登録される。
【００１４】続いて統一プロセスにより物理メモリ３１
の特定ブロック３１ａに対して３回目のヒープメモリの
獲得が行われる。今度は特定ブロック３１ａの空きエリ
アが獲得するヒープメモリのサイズ未満となっているの
で獲得エラーが発生し、次の特定ブロック３１ｂに対す
る最初のヒープメモリの獲得が行われる。そしてグロー
バルメモリ１３ａに獲得したヒープメモリの物理メモリ
上のベースアドレス及びレングスが登録される。
の特定ブロック３１ａに対して３回目のヒープメモリの
獲得が行われる。今度は特定ブロック３１ａの空きエリ
アが獲得するヒープメモリのサイズ未満となっているの
で獲得エラーが発生し、次の特定ブロック３１ｂに対す
る最初のヒープメモリの獲得が行われる。そしてグロー
バルメモリ１３ａに獲得したヒープメモリの物理メモリ
上のベースアドレス及びレングスが登録される。
【００１５】続いて統一プロセスにより物理メモリ３１
の特定ブロック３１ｂに対して４回目のヒープメモリの
獲得が行われる。そして特定ブロック３１ｂの空きエリ
アが獲得するヒープメモリのサイズ以上あるので特定ブ
ロック３１ｂの空きエリアに最初のヒープメモリに連続
してヒープメモリが獲得される。そしてグローバルメモ
リ１３ａに獲得したヒープメモリの物理メモリ上のベー
スアドレス及びレングスが登録される。
の特定ブロック３１ｂに対して４回目のヒープメモリの
獲得が行われる。そして特定ブロック３１ｂの空きエリ
アが獲得するヒープメモリのサイズ以上あるので特定ブ
ロック３１ｂの空きエリアに最初のヒープメモリに連続
してヒープメモリが獲得される。そしてグローバルメモ
リ１３ａに獲得したヒープメモリの物理メモリ上のベー
スアドレス及びレングスが登録される。
【００１６】続いて統一プロセスにより物理メモリ３１
の特定ブロック３１ｂに対して５回目のヒープメモリの
獲得が行われる。今度は特定ブロック３１ｂの空きエリ
アが獲得するヒープメモリのサイズ未満となっているの
で獲得エラーが発生し、次の特定ブロック３１ｃに対す
る最初のヒープメモリの獲得が行われる。そしてグロー
バルメモリ１３ａに獲得したヒープメモリの物理メモリ
上のベースアドレス及びレングスが登録される。
の特定ブロック３１ｂに対して５回目のヒープメモリの
獲得が行われる。今度は特定ブロック３１ｂの空きエリ
アが獲得するヒープメモリのサイズ未満となっているの
で獲得エラーが発生し、次の特定ブロック３１ｃに対す
る最初のヒープメモリの獲得が行われる。そしてグロー
バルメモリ１３ａに獲得したヒープメモリの物理メモリ
上のベースアドレス及びレングスが登録される。
【００１７】このようにして特定ブロックの空きエリア
が獲得要求のあったヒープメモリのサイズ以上あるとき
には別のブロックに移ること無くその特定ブロックに前
回獲得したヒープメモリに連続してヒープメモリの獲得
が行われるので、物理メモリの各ブロックを有効に使用
でき、発生する空きエリアを極力少なくできる。すなわ
ち物理メモリを極力無駄無く使用できることになり、そ
れだけ必要なメモリ容量を少なくできる。なお、前記実
施例は本発明をＰＯＳ端末に適用したものについて述べ
たが必ずしもこれに限定されるものでないのは勿論であ
る。
が獲得要求のあったヒープメモリのサイズ以上あるとき
には別のブロックに移ること無くその特定ブロックに前
回獲得したヒープメモリに連続してヒープメモリの獲得
が行われるので、物理メモリの各ブロックを有効に使用
でき、発生する空きエリアを極力少なくできる。すなわ
ち物理メモリを極力無駄無く使用できることになり、そ
れだけ必要なメモリ容量を少なくできる。なお、前記実
施例は本発明をＰＯＳ端末に適用したものについて述べ
たが必ずしもこれに限定されるものでないのは勿論であ
る。
【００１８】
【発明の効果】以上詳述したように本発明によれば、物
理メモリの各ブロックに発生する空きエリアを極力小さ
くすることにより物理メモリの無駄を極力少なくできる
メモリ制御装置を提供できるものである。
理メモリの各ブロックに発生する空きエリアを極力小さ
くすることにより物理メモリの無駄を極力少なくできる
メモリ制御装置を提供できるものである。
【図１】本発明の実施例を示すブロック図。
【図２】同実施例におけるメモリ獲得処理を説明するた
めの図。
めの図。
【図３】同実施例におけるＣＰＵの要部処理を示す流れ
図。
図。
【図４】従来のメモリ獲得処理を説明するための図。
１１…ＣＰＵ、１２…ＲＯＭ、１３…ＲＡＭ、１３ａ…
グローバルメモリ、３１…物理メモリ。
グローバルメモリ、３１…物理メモリ。
Claims (1)
- 【請求項１】 物理メモリをブロック単位で管理し、そ
の物理メモリ上にマルチプロセスによりヒープメモリを
獲得するメモリ制御装置において、マルチプロセスを１
本のプロセスに統一する手段と、この手段により統一さ
れたプロセスにより前記物理メモリの特定ブロックに対
してヒープメモリを獲得したときにはその獲得したヒー
プメモリのベースアドレス及びレングスを記憶するグロ
ーバルメモリと、前記物理メモリの特定ブロックに対し
て最初にヒープメモリを獲得するときには直ちにメモリ
獲得を行い、２回目以降にヒープメモリを獲得するとき
には前記グローバルメモリに登録されたヒープメモリの
ベースアドレス及びレングスを確認し、特定ブロックの
空きエリアが新たに獲得するヒープメモリのサイズ以上
のときは前回獲得したヒープメモリに連続してヒープメ
モリを獲得し、かつ特定ブロックの空きエリアが新たに
獲得するヒープメモリのサイズ未満ときは別の特定ブロ
ックに対して最初のヒープメモリを獲得するメモリ獲得
手段を設けたことを特徴とするメモリ制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2404776A JPH06110773A (ja) | 1990-12-21 | 1990-12-21 | メモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2404776A JPH06110773A (ja) | 1990-12-21 | 1990-12-21 | メモリ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06110773A true JPH06110773A (ja) | 1994-04-22 |
Family
ID=18514434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2404776A Pending JPH06110773A (ja) | 1990-12-21 | 1990-12-21 | メモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06110773A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000057013A (ja) * | 1998-08-13 | 2000-02-25 | Nec Corp | トレース情報採取装置及びプログラムを記録した機械読み取り可能な記録媒体 |
-
1990
- 1990-12-21 JP JP2404776A patent/JPH06110773A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000057013A (ja) * | 1998-08-13 | 2000-02-25 | Nec Corp | トレース情報採取装置及びプログラムを記録した機械読み取り可能な記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0131214B2 (ja) | ||
| US4945499A (en) | Graphic display system | |
| JPH06110773A (ja) | メモリ制御装置 | |
| JPS647393Y2 (ja) | ||
| JPH02257282A (ja) | 作表処理装置 | |
| JP2507399B2 (ja) | デ―タベ―ス装置 | |
| JP3270149B2 (ja) | データ転送装置 | |
| JPS58169236A (ja) | 文字フオントの管理システム | |
| JPH01188928A (ja) | マルチウィンドウ表示方式 | |
| JPH01233628A (ja) | メモリアドレス変換制御回路 | |
| JP2001209578A (ja) | メモリ更新履歴管理方式 | |
| JPH05334233A (ja) | データ転送装置 | |
| JPH06332773A (ja) | データベース更新方式 | |
| JP2000066946A (ja) | メモリコントローラ | |
| JPH06161944A (ja) | Ｄｍａ制御装置 | |
| JPH0375905B2 (ja) | ||
| JPH05257698A (ja) | 電子計算機 | |
| JPH06230980A (ja) | 割込み回路 | |
| JPH03246741A (ja) | 同期制御装置 | |
| JPS61276042A (ja) | メモリ制御装置 | |
| JPH04111149A (ja) | Ｄｍａ装置の回路方式 | |
| JPS6165292A (ja) | グラフイツク表示装置 | |
| JPH02181277A (ja) | 画像メモリ用アドレス制御回路 | |
| JPS62204338A (ja) | Ｌｉｓｐ言語処理システム | |
| JPS6310241A (ja) | デ−タ制御システム |