JPS62204338A - Ｌｉｓｐ言語処理システム - Google Patents
Ｌｉｓｐ言語処理システムInfo
- Publication number
- JPS62204338A JPS62204338A JP4684186A JP4684186A JPS62204338A JP S62204338 A JPS62204338 A JP S62204338A JP 4684186 A JP4684186 A JP 4684186A JP 4684186 A JP4684186 A JP 4684186A JP S62204338 A JPS62204338 A JP S62204338A
- Authority
- JP
- Japan
- Prior art keywords
- atom
- memory
- lisp language
- list
- pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 5
- HEYSFDAMRDTCJM-UUOKFMHZSA-N [(2r,3s,4r,5r)-5-(2-amino-6-oxo-3h-purin-9-yl)-4-hydroxy-3-phosphonooxyoxolan-2-yl]methyl phosphono hydrogen phosphate Chemical compound C1=2NC(N)=NC(=O)C=2N=CN1[C@@H]1O[C@H](COP(O)(=O)OP(O)(O)=O)[C@@H](OP(O)(O)=O)[C@H]1O HEYSFDAMRDTCJM-UUOKFMHZSA-N 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要コ
ＬＩＳＰ言語により処理されるシステムにおいて、アト
ムメモリを中央処理装置内に内蔵具備し、処理を高速化
できるシステムである。
ムメモリを中央処理装置内に内蔵具備し、処理を高速化
できるシステムである。
［産業上の利用分野］
本発明はアトムメモリとした記憶装置を中央処理装置に
内蔵したＬＩＳＰ言語処理システムに関する。
内蔵したＬＩＳＰ言語処理システムに関する。
［従来の技術］
ＬＩＳＰ言語によりデータを処理する汎用プロセッサで
構成するシステムにおいて、そのプログラムを含むデー
タは殆ど全部を主記憶装置（以下本明細書においてＭＳ
と略記する）に格納している。
構成するシステムにおいて、そのプログラムを含むデー
タは殆ど全部を主記憶装置（以下本明細書においてＭＳ
と略記する）に格納している。
したがって処理動作のとき、ＭＳを頻繁にアクセスして
いた。第４図において、１はＭＳを全体的に示し、２は
二進本領域を示し、そこに二進水□を描くように格納さ
れている。第４図では順次に並んでいる形式に見えるも
のもあるが、一般に一つのセルから二つのポインタが出
ており二進水の構成をとっている。次にアトム領域３の
「アトム」とはＬＩＳＰ言語のリストとして「要素」を
組合せているとき、「要素」を特に「アトム」という。
いた。第４図において、１はＭＳを全体的に示し、２は
二進本領域を示し、そこに二進水□を描くように格納さ
れている。第４図では順次に並んでいる形式に見えるも
のもあるが、一般に一つのセルから二つのポインタが出
ており二進水の構成をとっている。次にアトム領域３の
「アトム」とはＬＩＳＰ言語のリストとして「要素」を
組合せているとき、「要素」を特に「アトム」という。
「アトム」はそれ以上分解することのできないものであ
る。アトム領域３には「アトムヘッダ」が在り、それは
二進水のプログラムリストと関連付けられている。アト
ムヘッダの第１要素にはアトムの「値」が格納され、第
２要素は「関数定義へのポインタ」、第３要素は「属性
リストへのポインタ」、第４要素は「ストリング領域へ
のポインタ」である。４はストリング 領域を示す。
る。アトム領域３には「アトムヘッダ」が在り、それは
二進水のプログラムリストと関連付けられている。アト
ムヘッダの第１要素にはアトムの「値」が格納され、第
２要素は「関数定義へのポインタ」、第３要素は「属性
リストへのポインタ」、第４要素は「ストリング領域へ
のポインタ」である。４はストリング 領域を示す。
〔発明が解決しようとする問題点］
従来はアトムがＭＳのアトム領域に格納されているため
、アトムにアクセスしたときに所定の内容データを知る
までに長時間を要する。頻繁にアクセスしていると、そ
の所要時間は極めて長（なる欠点があった。
、アトムにアクセスしたときに所定の内容データを知る
までに長時間を要する。頻繁にアクセスしていると、そ
の所要時間は極めて長（なる欠点があった。
［問題点を解決するための手段］
第１図は本発明の基本構成を示す図である。第１図にお
いてリストの形式で記述されたＬＩＳＰ言語により処理
するシステムの記憶装置のみを示す。
いてリストの形式で記述されたＬＩＳＰ言語により処理
するシステムの記憶装置のみを示す。
１１はアトムメモリとして、ＭＳ以外に中央処理装置内
蔵のメモリの１つとして、アトム情報を格納するもの、
１２は制御ストレージで従来から中央処理装置が内蔵す
るメモリを示す。ここでアトム情報とはアトムの値と、
関数定義へのポインタなどをいう。アトムメモリ１１Ａ
にはアトム情報のうち「値」を、同１１Ｂには関数定義
へのポインタを、同１１ＣにはＭＳの属性ブロックへの
ポインタを格納している。
蔵のメモリの１つとして、アトム情報を格納するもの、
１２は制御ストレージで従来から中央処理装置が内蔵す
るメモリを示す。ここでアトム情報とはアトムの値と、
関数定義へのポインタなどをいう。アトムメモリ１１Ａ
にはアトム情報のうち「値」を、同１１Ｂには関数定義
へのポインタを、同１１ＣにはＭＳの属性ブロックへの
ポインタを格納している。
［作用］
ＭＳＩを介してアトムメモリ１１を読出すアドレスが与
えられ、そのアドレスによりアトムメモリ１１が直ぐ読
出される。次いで必要ならＭＳまたは制・御ストレージ
Ｃ３がアクセスされる。
えられ、そのアドレスによりアトムメモリ１１が直ぐ読
出される。次いで必要ならＭＳまたは制・御ストレージ
Ｃ３がアクセスされる。
［実施例］
ＭＳとアトムメモリの記憶内容は関連し、特にＭＳ上の
二進木セルとアトムメモリの各エントリは互いに指し合
うことが多い。その例を本発明の実施例として第２図に
示す。第２図Ａはプログラムからアトムメモリを参照し
その値がＰ−リスト（Ｊ＊性ソリストを指している例、
第２図Ｂはアトムメモリが指され、該当エントリの値が
更にアトムメモリを参照している例、第２図Ｃはアトム
メ 、モリの内容２が直接読出される場合である。
二進木セルとアトムメモリの各エントリは互いに指し合
うことが多い。その例を本発明の実施例として第２図に
示す。第２図Ａはプログラムからアトムメモリを参照し
その値がＰ−リスト（Ｊ＊性ソリストを指している例、
第２図Ｂはアトムメモリが指され、該当エントリの値が
更にアトムメモリを参照している例、第２図Ｃはアトム
メ 、モリの内容２が直接読出される場合である。
また中央処理装置内にスタックを持っている場合アトム
メモリがスタックを指すこともあるが、その場合ＭＳと
スタックの両者を平行読出しすることができる。
メモリがスタックを指すこともあるが、その場合ＭＳと
スタックの両者を平行読出しすることができる。
中央処理装置のスタックを含めた具体的構成の例を第３
図に示す。第３図において、１１はアトムメモリ、１２
は制御ストレージ、１３はスタック、１４は論理算術演
算装置、１５は第１バス、１６は第２バス、１７は第３
バス、１８はＭＳＩＩＩ御装置（ＭＳＣ）からの読出し
データ、１９はスタックポインタ、２０はレジスタファ
イル、２１はアトムメモリアドレスレジスタ、２２はＭ
ＳＣへの書込みデータ、２３はマイクロプログラムカウ
ンタ、２４は中央処理装置の制御回路、２５はマイクロ
プログラム読出しレジスタを示す。
図に示す。第３図において、１１はアトムメモリ、１２
は制御ストレージ、１３はスタック、１４は論理算術演
算装置、１５は第１バス、１６は第２バス、１７は第３
バス、１８はＭＳＩＩＩ御装置（ＭＳＣ）からの読出し
データ、１９はスタックポインタ、２０はレジスタファ
イル、２１はアトムメモリアドレスレジスタ、２２はＭ
ＳＣへの書込みデータ、２３はマイクロプログラムカウ
ンタ、２４は中央処理装置の制御回路、２５はマイクロ
プログラム読出しレジスタを示す。
第３図において、ＭＳからＭＳＩＩＩａｌｌ装置経由で
読出した値や、アトムメモリから読出した値、スタック
から読出した値などがレジスタ２１にセットされ、アト
ムメモリ１１が読出される。書込みもレジスタ２１を用
いて行われる。
読出した値や、アトムメモリから読出した値、スタック
から読出した値などがレジスタ２１にセットされ、アト
ムメモリ１１が読出される。書込みもレジスタ２１を用
いて行われる。
［発明の効果］
とのようにして本発明によると、特にＬＩＳＰ言語によ
るデータ処理においてアトムメモリを中央処理装置に内
蔵しているから、処理が高速化されて有効である。アク
セスが特に高速化される場合はアトムの「値」がアトム
メモリ上に存在するときアトムの値へのアクセスと、関
数定義がマイクロプログラムである場合に関数へのアク
セスとである。
るデータ処理においてアトムメモリを中央処理装置に内
蔵しているから、処理が高速化されて有効である。アク
セスが特に高速化される場合はアトムの「値」がアトム
メモリ上に存在するときアトムの値へのアクセスと、関
数定義がマイクロプログラムである場合に関数へのアク
セスとである。
第１図は本発明の基本構成を示す図、
第２図は本発明の実施例としてアトムメモリとＭＳとが
指し合う状況を示す図、 第３図はハードウェアの具体的構成を示す図、第４図は
従来の構成を示す図である。 １−Ｍ５ （主記憶装置） ２・・−・二進本領域 ３−・・アトム領域 ４・・・・ストリング領域 １１−アトムメモリ １２−・・制御ストレージ
指し合う状況を示す図、 第３図はハードウェアの具体的構成を示す図、第４図は
従来の構成を示す図である。 １−Ｍ５ （主記憶装置） ２・・−・二進本領域 ３−・・アトム領域 ４・・・・ストリング領域 １１−アトムメモリ １２−・・制御ストレージ
Claims (1)
- 【特許請求の範囲】 リストの形式で記載されたＬＩＳＰ言語により各種デー
タを処理するシステムにおいて、 リストを構成するアトム要素についてその管理用データ
を格納するアトムメモリ（１１）を、中央処理装置に内
蔵するメモリの一つとして具備したことを特徴とするＬ
ＩＳＰ言語処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4684186A JPS62204338A (ja) | 1986-03-04 | 1986-03-04 | Ｌｉｓｐ言語処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4684186A JPS62204338A (ja) | 1986-03-04 | 1986-03-04 | Ｌｉｓｐ言語処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62204338A true JPS62204338A (ja) | 1987-09-09 |
Family
ID=12758564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4684186A Pending JPS62204338A (ja) | 1986-03-04 | 1986-03-04 | Ｌｉｓｐ言語処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62204338A (ja) |
-
1986
- 1986-03-04 JP JP4684186A patent/JPS62204338A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60176143A (ja) | プログラム呼び出し装置 | |
| JPH0298707A (ja) | プログラマブルコントローラ | |
| JPS62204338A (ja) | Ｌｉｓｐ言語処理システム | |
| JP3180336B2 (ja) | 多層バッファを用いるデータアクセス方法 | |
| JPS6220583B2 (ja) | ||
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JP2759952B2 (ja) | キャッシュメモリ | |
| JPH04181454A (ja) | データアクセス制御装置 | |
| JPH01130237A (ja) | 情報処理装置 | |
| JPH02257282A (ja) | 作表処理装置 | |
| JP2721377B2 (ja) | Ｂａｓｉｃプログラム圧縮方法 | |
| JPS60122442A (ja) | メモリ処理装置 | |
| JPS61148536A (ja) | 情報処理システム | |
| JPS60215250A (ja) | デ−タ処理装置 | |
| JPS5857699A (ja) | メモリ・プ−ルのアクセス制御方式 | |
| JPH01233628A (ja) | メモリアドレス変換制御回路 | |
| JPS60112140A (ja) | スタックのアクセス方式 | |
| JPH06110773A (ja) | メモリ制御装置 | |
| JPH0775017B2 (ja) | メモリ・アクセス方式 | |
| JPS6350731B2 (ja) | ||
| JPS6160151A (ja) | タグ付計算機 | |
| JPS61123951A (ja) | メモリ・システム | |
| JPH02146627A (ja) | コンピュータ | |
| JPS60196861A (ja) | デ−タ処理方式 |