JPH02181277A - 画像メモリ用アドレス制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、プリンタや複写機等における画像データの
転送に用いられる画像メモリのアドレス制御回路に関す
る。

［従来の技術］ 画像データをメモリに転送する際、従来の高速転送にお
いては、第５図に示すように、転送先の画像メモリＭ、
に対しスタートアドレス（Ｓ）を指定すると、転送すべ
き元の画像メモリＭ１より読み出された画像データは、
ダイレクトメモリアクセスコントローラ（以下ＤＭＡＣ
という）ｌのアクセスにより、画像メモリＭ、に指定し
たスタートアドレス（Ｓ）から連続したアドレスに一次
元的に格納される。

［発明が解決しようとする課題］ このようなデータ転送方式で二次元の画像データを転送
する場合を以下に述べる。

第６図は、４行×３列構成の二次元の画像メモリＭ３よ
りのデータを、８行×８列構成の二次元画像メモリＭ４
の所定領域に転送する場合を示している。転送する画像
メモリＭ３は、横方向の４行に対しては、００〜０３の
上位アドレスが付され、縦方向の３列に対しては、００
〜０２の下位アドレスが付され、又、転送先の画像メモ
リＭ４は、横方向の８行に対しては００，１０．〜７０
の上位アドレスが付され、縦方向の８列に対しては００
〜０７の下位アドレスが付されている。画像メモリＭ３
よりの画像データを画像メモリＭ４に斜線で示したアド
レス（２００４）〜（５００６）の領域に転送するには
、転送先のスタートアドレス（２００４）を指定すれば
、二次元のＤＭＡＣ２の制御により、画像メモリＭ、の
一行目として、アドレス（００００）、（０００１）、
（０００２）のデータが読み出され、画像メモリＭ４の
アドレス（２００４）〜（２００６）に格納される。１
行目のデータが転送されれば、次に２行目のデータの転
送のためにスタートアドレス（３００４）を設定する必
要があり、このように、４×３のアドレス［（ｉ、Ｄ　
ｉ＝０〜２．ｊ＝ｏ〜３］では、不連続となる上位のア
ドレス毎にスタートアドレスを４回指定する必要があり
、第７図に示したフローを４回実行させるために４命令
を必要と、そのため転送速度が遅くなるといった欠点が
あった。

この発明は、上述した問題点をなくすためになされたも
のであり、データ転送のための命令数を減じデータ転送
速度を向上させた画像メモリ用アドレス制御回路を提供
することを目的とする。

［課題を解決するための手段］ この発明の画像メモリ用アドレス制御回路は、画像デー
タを画像メモリの所望のアドレスに転送させるための画
像メモリ用アドレス制御回路であって、 画像データを二次元的に表せるよう行と列に対応して上
位アドレス及び下位アドレスを付し、アクセスするデー
タを行もしくは列ごとにアクセスできるよう上位アドレ
ス及び下位アドレスをインクリメントする転送データ上
位アドレス手段及び転送データ下位アドレス手段と、 転送先の画像メモリのスタートアドレスに対し前記上位
アドレス及び下位アドレスのインクリメント値を加算し
て、前記画像メモリにアクセスする上位転送エリアアド
レス手段及び下位転送エリアアドレス手段と、 を備えたことを特徴とする。

［作用］ 上記構成によれば、各画像データは、上位アドレスと下
位アドレスとを有し、転送される画像データを例えば、
１行目、２行目、・・・のように行ごとにアクセスでき
るように、例えば、転送データ下位アドレス手段によっ
て、下位アドレスをｌづつインクリメントして画像デー
タをアクセスし読み出し、１行目の画像データの読み出
しが終われば、次に、転送データ上位アドレス手段によ
って、上位アドレスを１インクリメントした上で下位ア
ドレスを再び１つづインクリメントして２行目の画像デ
ータを読み出す。一方、この読み出しに対応して、上位
転送エリアアドレス手段及び下位転送エリアアドレス手
段によって、転送先の画像メモリのスタートアドレスに
対し、上記の上位アドレスのインクリメント値及び下位
アドレスのインクリメント値が加算されるので、前記画
像データのアクセスに対応して転送先の画像メモリがア
クセスされ、その結果、前記画像データが画像メモリの
スタートアドレスより順に格納される。

［実施例］ 第１図は、この発明の画像メモリアドレス制御回路の構
成の一実施例を示している。

！！及び１２は、送出されるスタートアドレス（Ｓｕ、
Ｓｄ）より上位スタートアドレスＳｕと下位スタートア
ドレスＳｄとを個別に取り出す上位スタートアドレス回
路及び下位スタートアドレス回路である。１３及び１４
は、転送すべき画像メモリＭ、より読み出すデータの上
位アドレス及び下位アドレスを作成する転送データ上位
アドレス回路及び転送データ下位アドレス回路であり、
転送データが４×３の二次元構成のときは、転送データ
上位アドレス回路１３は、上位アドレスとしてｌづつイ
ンクリメントされるｊ（−〇〜３）を出力し、転送デー
タ下位アドレス回路１４は、下位アドレスとしてｌづつ
インクリメントされるｉ（−〇〜２）を出力する。１５
及び１６は、転送するデータの大きさに対応して、上位
及び下位のアドレスインクリメント用のカウント値がセ
ットされる上位カウンタ及び下位カウンタであり、前記
ｊ及びｉの最大値である３及び２がセットされる。Ｉ７
は、上位スタートアドレス回路１１よりの上位アドレス
Ｓｕに、転送データ上位アドレス回路１３よりの上位ア
ドレスｊを加算し、転送先の画像メモリＭ４に対して、
転送エリアのアドレスを発生する上位転送エリアアドレ
ス回路である。１８は、下位スタートアドレス回路１２
よりの下位アドレスＳｄに転送データ下位アドレス回路
１４よりの下位アドレスｉを加算し、転送エリアのアド
レスを発生する下位転送エリアアドレス回路である。１
９は、転送データ下位アドレス回路１４より出力される
下位アドレスであるインクリメント値ｉと、下位カウン
タ１６よりのセット値２とを比較する比較部であり、前
記ｌの値が２になれば、転送データ下位アドレス回路１
４に対しインクリメント値ｉをＯにするとともに、転送
データ上位アドレス回路１３に対しｊの値をインクリメ
ントさせるための所定の信号を出力する。２０は、転送
データ上位アドレス回路１３より上位アドレスであるイ
ンクリメント値ｉと上位カウンタ１５よりのセット値３
とを比較する比較部であり、前記インクリメント値ｊが
３になれば、データ転送終了の信号が出力される。２Ｉ
は、送出されるスタート信号により、データ転送のため
の所定の信号を出力するアドレッソング制御回路である
。

次に上記構成のＤＭＡＣＩ　ＯＯにおける動作を、第６
図図示の二次元のデータ（ｉ、Ｄｉ＝ｏ〜２．ｊ＝０〜
３をスタートアドレス（ＹＯ，ＸＯ）として（Ｓｕ、Ｓ
ｄ）に転送する場合を例にして説明する。

スタートアドレス（Ｓｕ、Ｓｄ）が入力されると、上位
スタートアドレス回路１１より上位スタートアドレスＳ
ｕが出力され、下位スタートアドレス１２より下位スタ
ートアドレスＳｄが出力される。

この後、スタート命令が入力されると、転送データ上位
アドレス回路１３より出力される上位アドレスであるイ
ンクリメント値ｊ（−〇）と、転送データ下位アドレス
回路１４とより出力される下位アドレスであるインクリ
メント値１（＝Ｏ）とより、画像メモリＭ３のアドレス
（ｏｏ　ｏｏ）のデータが読み出され、不図示のデータ
バスに出力される。

このとき、転送データ上位アドレス回路１３及び転送デ
ータ下位アドレス１４より出力されたｊ。

ｉの値がそれぞれ、上位転送エリアアドレス回路１７及
び下位転送エリアアドレス回路１８の加算部に入力され
る。このときのｊ、ｉの値は０なので、上位転送エリア
アドレス回路１７及び下位転送エリアアドレス１８にそ
れぞれ人力された上位アドレスＳｕと、下位アドレスＳ
ｄとはそのまま出力され、転送先の画像メモリＭ４に対
しててアクセスされることにより、前記データバス上の
続出データがアドレス（Ｓｕ、Ｓｄ）に格納される。

次のサイクルで、転送下位アドレス１４よりのインクリ
メント値ｉがインクリメントされ１となる。これにより
、画像メモリＭ３のアドレス（０００１）が読み出され
るとともに、下位転送エリアアドレス１８にｉとしてｌ
が加算入力されるので、下位スタートアドレスは、Ｓｄ
＋Ｉとなり、画像メモリＭ４にアクセスされたアドレス
（Ｓｕ、Ｓｄ＋＋）に前記アドレス（ｏｏ　ｏｉ）のデ
ータが格納される。次のサイクルではｉの値が更にイン
クリメントされ２になると、前述と同様に、画像メモリ
Ｍ３のアドレス（０００２）のデータが画像メモリＭ４
のアドレス（Ｓ　Ｌｌ、　Ｓ　ｄ＋２）に転送される。

又、このとき、ｉが２となることにより、比較部１９の
判定により、転送データ下位アドレス回路１４及び転送
データ上位アドレス回路１３に所定の信号が送出され、
ｉの値が０にリセットされるとともに、上位アドレスで
あるインクリメン値ｊがインクリメンされｌとなる。従
って、次のサイクルでは、画像メモリＭ３のアドレス（
Ｏｆ　００）のデータが読み出され、方、上位転送エリ
アアドレス回路１７の加算入力部にｊとして１が加算入
力されるので、上位アドレスがＳｕＩとなり、画像メモ
リＭ４に対してアクセスされたアドレス（Ｓ　ＬＩ＋ｌ
　、　Ｓ　ｄ）に前記画像メモリＭ３のアドレス（０１
ｆｉｇ）のデータが転送される。

このように、ｉの値が０．１．２とインクリメントされ
ることにより、横１行のデータが転送され、次にｊの値
を１インクリメントした上でｉの値がインクリメントさ
れるので、次の行のデータが転送される。このようにし
て、ｊが３にインクリメントされ、画像メモリＭ３のア
ドレス（０３０２）のデータが画像メモリＭ４のアドレ
ス（Ｓ　Ｕ＋３　、　Ｓ　ｄ＋ｔ）に転送されると、比
較部２０の判定により、画像データの転送終了を知らせ
る信号が出力される。

上述したデータ転送のフローを第４図に示しており、最
初にスタートアドレスと、カウンタ１５゜１６にインク
リメント値とをセットするだけで、その後は、ＤＭＡＣ
１００内部のクロック信号に基づき処理されるので、画
像データは高速に転送される。又、上述したアドレス制
御回路においては、上位カウンタ１５及び下位カウンタ
１６に転送する画像データのエリアの大きさを直接セッ
トするようにしたので、画像データの大きさを容易に知
ることができ、種々の画像データに対処し易（なる。

第３図は、３行×２列の画像メモリＭ、の画像データを
２次元ＤＭＡＣＩ　００により画像メモリＭ、に２次元
的に転送したときの画像メモリＭ４を一次元にして見た
マツプ図であり、元の画像メモリＭ、にて行が変わる毎
に、飛び飛びの番地に格納される。

上記実施例では、二次元の画像データの転送について述
べたが、第３図に示したように、上位及び下位アドレス
で表される二次元の画像データに、Ｐ、、Ｐ、、Ｐ３・
・のページアドレスを付すことにより、三次元あるいは
多次元のデータ転送に対してもこの発明を適用できる。

［発明の効果］ 以上説明したように、この発明は、転送する二次元の画
像データ及び伝送先の画像メモリのアドレスを行もしく
は列ごとにアクセスするようにしたので、最初に転送先
の画像メモリのスタートアドレスを指定するだけで、読
み出した画像データは画像メモリのスタートアドレスよ
り順に格納され、前記スタートアドレスを指定する以外
の命令は不要なので画像データを高速に転送できる。

【図面の簡単な説明】

第１図はこの発明の画像メモリ用アドレス制御回路の一
実施例を示す制御ブロック図、第２図は、第１図の制御
回路にて画像データの転送を行ったときの転送先の画像
メモリのマツプ図、第３図はこの発明の別の適用例を示
す多次元構成の画像メモリを示す図、第４図は、第１図
の制御回路の動作を示すフローチャート、第５図は、−
次元の画像データの転送方法を示す図、第６図は、第５
図の転送方法にて二次元の画像データを転送する方法を
示す図、第７図は、第６図におけるデータ転送を示すフ
ローチャートである。 １１・・・上位スタートアドレス回路、Ｉ２・・・下位
スタートアドレス回路、１３・・転送データ上位アドレ
ス回路、１４・・・転送データ下位アドレス回路、１５
・・・上位カウンタ、１６・・・下位カウンタ、１７・
・・上位転送エリアアドレス、１８・・・下位転送エリ
アアドレス、１９．２０・・・比較部、２１・・・アド
レッシング制御回路、１００・・・ＤＭＡＣ５Ｍ３．Ｍ
、・・・画像メモリ。

Claims (2)

【特許請求の範囲】
1. （１）画像データを画像メモリの所望のアドレスに転送
   させるための画像メモリ用アドレス制御回路であって、 画像データを二次元的に表せるよう行と列に対応して上
   位アドレス及び下位アドレスを付し、アクセスするデー
   タを行もしくは列ごとにアクセスできるよう上位アドレ
   ス及び下位アドレスをインクリメントする転送データ上
   位アドレス手段及び転送データ下位アドレス手段と、 転送先の画像メモリのスタートアドレスに対し前記上位
   アドレス及び下位アドレスのインクリメント値を加算し
   て、前記画像メモリにアクセスする上位転送エリアアド
   レス手段及び下位転送エリアアドレス手段と、 を備えたことを特徴とする画像メモリ用アドレス制御回
   路。
2. （２）画像データに、上位アドレス及び下位アドレスと
   ともに、ページアドレスを付し、三次元あるいは多次元
   の画像データを転送する請求項１記載の画像メモリ用ア
   ドレス回路。