JPS60217387A - Ｃｒｔ表示装置 - Google Patents
Ｃｒｔ表示装置Info
- Publication number
- JPS60217387A JPS60217387A JP59074550A JP7455084A JPS60217387A JP S60217387 A JPS60217387 A JP S60217387A JP 59074550 A JP59074550 A JP 59074550A JP 7455084 A JP7455084 A JP 7455084A JP S60217387 A JPS60217387 A JP S60217387A
- Authority
- JP
- Japan
- Prior art keywords
- image memory
- image
- data
- image data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、ラスタースキャン形のＣＲＴ表示装置に関す
るものであり、詳しくは、画僧メキリの改良に関するも
のである。
るものであり、詳しくは、画僧メキリの改良に関するも
のである。
（従来技術）
一般忙、図形処理用ラスタースキャン形ＣＲＴ表示装置
では、ベクトル発生器から送出される画像データを画像
メモリに格納し、との画像メモリに格納された画像デー
タをＣＲＴコントローラで読み出してＣＲＴに表示する
ように構成されている。
では、ベクトル発生器から送出される画像データを画像
メモリに格納し、との画像メモリに格納された画像デー
タをＣＲＴコントローラで読み出してＣＲＴに表示する
ように構成されている。
ところで、近年、ＣＲＴ表示装置は、ＣＲＴの高分解能
化やノンインタレース化、ベクトル発生器の高速化など
により、種々の問題を提起している。
化やノンインタレース化、ベクトル発生器の高速化など
により、種々の問題を提起している。
例えば、ＣＲＴコントローラは、画像メモリの画像デー
タを読み出すのＫあたって、ドツト周波数が高速化され
ているために１画像メモリに対する実質的なアクセスタ
イムを下げなければならない。
タを読み出すのＫあたって、ドツト周波数が高速化され
ているために１画像メモリに対する実質的なアクセスタ
イムを下げなければならない。
これを解決する方法として、アクセスタイムの短いスタ
ティックＲＡＭのような高速画像メモリを用いる方法や
、複数ドツト読み出し時のドツト数を増やす方法などが
考えられる。しかし、前者の方法によれば高価なメモリ
を大量に用いなければならず、コストが高くなってしま
う。また、後者の方法によれば電子部品数が増加し、回
路構成も複雑罠なって小型化も困難になる。一方、ベク
トル発生器のベクトル発生周波数を高くしても、画像メ
モリに格納するのにあたって実質的に周波数が下がって
しまうことがある。例えば、画像メモリをトランスペア
レントによ４９ ＣＲＴコントローラとベクトル発生器
で時分割的にアクセスする場合には、ベクトル発生器が
画像メモリに格納できるタイミングや専有時間は限られ
ることになり、ベクトル発生器のベクトル発生周期とト
ランスペアレントのベクトル発生器の画像メモリ専有周
期との同期がとれない場合には実質的にベクトル発生器
の能力は低下してしまう。
ティックＲＡＭのような高速画像メモリを用いる方法や
、複数ドツト読み出し時のドツト数を増やす方法などが
考えられる。しかし、前者の方法によれば高価なメモリ
を大量に用いなければならず、コストが高くなってしま
う。また、後者の方法によれば電子部品数が増加し、回
路構成も複雑罠なって小型化も困難になる。一方、ベク
トル発生器のベクトル発生周波数を高くしても、画像メ
モリに格納するのにあたって実質的に周波数が下がって
しまうことがある。例えば、画像メモリをトランスペア
レントによ４９ ＣＲＴコントローラとベクトル発生器
で時分割的にアクセスする場合には、ベクトル発生器が
画像メモリに格納できるタイミングや専有時間は限られ
ることになり、ベクトル発生器のベクトル発生周期とト
ランスペアレントのベクトル発生器の画像メモリ専有周
期との同期がとれない場合には実質的にベクトル発生器
の能力は低下してしまう。
（発明の目的）
本発明は、このような点九着目したものであって、その
目的は、比較的安価な画像メモリを用いて画像データの
転送を高速に行うことができるＣＲＴ表示装置を実現す
ることにある。
目的は、比較的安価な画像メモリを用いて画像データの
転送を高速に行うことができるＣＲＴ表示装置を実現す
ることにある。
（発明の概要）
このような目的を達成する本発明は、ベクトル発生器か
ら送出される画像データを格納する第１の画像メモリと
、この第１の画像メモリに格納された画像データが転送
格納される第２の画像メモリと、これら第１の画像メモ
リと第２の画像メモリとを共通のアドレスでア、クセス
して第１の画像メモリの画像データを第２の画像メモリ
に転送すると共に第２の画像メモリの画像データを読み
出してＣＲＴで表示する制御手段とで構成されたことを
特徴とする。
ら送出される画像データを格納する第１の画像メモリと
、この第１の画像メモリに格納された画像データが転送
格納される第２の画像メモリと、これら第１の画像メモ
リと第２の画像メモリとを共通のアドレスでア、クセス
して第１の画像メモリの画像データを第２の画像メモリ
に転送すると共に第２の画像メモリの画像データを読み
出してＣＲＴで表示する制御手段とで構成されたことを
特徴とする。
（実施例）
以下、図面を用いて説明する。
第１図は、本発明の一実施例を示す構成説明図である。
第１図において、１はＤＤＡなどで構成されるベクトル
発生器であり、ベクトル画像データをラスター画像デー
タに変換し、第１の画像メモリ２に画像データを格納す
るためのアドレスＳ１を送出する。また、このベクトル
発生器１からは、第１の画像メモリ２に格納された画像
データＳ２を第２の画像メモリ３に転送する場合のレイ
ヤー別の書き込みデータＳ５が第１のレジスタ４に送出
されると共に第２の画像メモリ５のレイヤーを指定する
レイヤーデータＳ４が第２のレジスタ５に送出され、さ
らに、マルチプレクサ６に切換信号Ｓ５が（３） 送出される。７はＣＲＴコントローラであって、水平同
期信号ＨＤや垂直同期信号ＶＤをＣＲＴに送出すると共
に、アドレスＳ６を第２の画像メモリ３およびマルチプ
レクサ６に送出する。８は第１の画像メモリ２にイレー
ズデータＳ７を送出するイレーズデータ発生器、９は第
２の画像メモリ３から送出されるパラレル画像データＳ
８をシリアル画像データＳ、に変換してＣＲＴに送出す
るデータ変換器である。
発生器であり、ベクトル画像データをラスター画像デー
タに変換し、第１の画像メモリ２に画像データを格納す
るためのアドレスＳ１を送出する。また、このベクトル
発生器１からは、第１の画像メモリ２に格納された画像
データＳ２を第２の画像メモリ３に転送する場合のレイ
ヤー別の書き込みデータＳ５が第１のレジスタ４に送出
されると共に第２の画像メモリ５のレイヤーを指定する
レイヤーデータＳ４が第２のレジスタ５に送出され、さ
らに、マルチプレクサ６に切換信号Ｓ５が（３） 送出される。７はＣＲＴコントローラであって、水平同
期信号ＨＤや垂直同期信号ＶＤをＣＲＴに送出すると共
に、アドレスＳ６を第２の画像メモリ３およびマルチプ
レクサ６に送出する。８は第１の画像メモリ２にイレー
ズデータＳ７を送出するイレーズデータ発生器、９は第
２の画像メモリ３から送出されるパラレル画像データＳ
８をシリアル画像データＳ、に変換してＣＲＴに送出す
るデータ変換器である。
第１の画像メモリ２は、第２の画像メモリ３の少なくと
もルイヤーの容量を有するものであり、像メモリ２には
、マルチプレクサ６を介してベクトル発生器１から送出
されるアドレスＳ１またはＣＲＴコントローラ７から送
出されるアドレスＳ６が選択は複数のレイヤー（本実施
例では４枚）で構成されていて、ＣＲＴコントローラ７
から加えられるアドレスＳ６に従ってのみ画像データが
読み出される（ ４ ） 専用メモリとして用いられる。この第２の画像メモリ３
には、ＣＲＴコントローラ７からアドレス鴫が加えられ
、第１の画像メモリ２から読み出され九画像データＳ２
がライトイネーブル信号部として加えられ、第１のレジ
スタ４から書き込みデータＳ３が加えられ、第２のレジ
スタ５からレイヤーデ □−タＳ４が加えられている。
もルイヤーの容量を有するものであり、像メモリ２には
、マルチプレクサ６を介してベクトル発生器１から送出
されるアドレスＳ１またはＣＲＴコントローラ７から送
出されるアドレスＳ６が選択は複数のレイヤー（本実施
例では４枚）で構成されていて、ＣＲＴコントローラ７
から加えられるアドレスＳ６に従ってのみ画像データが
読み出される（ ４ ） 専用メモリとして用いられる。この第２の画像メモリ３
には、ＣＲＴコントローラ７からアドレス鴫が加えられ
、第１の画像メモリ２から読み出され九画像データＳ２
がライトイネーブル信号部として加えられ、第１のレジ
スタ４から書き込みデータＳ３が加えられ、第２のレジ
スタ５からレイヤーデ □−タＳ４が加えられている。
カお、これら画像メモリ２，３としては例えば比較的安
価なダイナミックＲＡＭを用いる。
価なダイナミックＲＡＭを用いる。
このように構成された装量の動作について説明する。
ベクトル発生器１から送出される画像データＳ１を第１
の画像メモリ２に格納するのにあたっては、マルチプレ
クサ６がベクトル発生器１のアドレスＳ１を通すように
する。この状態では、第２の画像このような第１の画像
メモリ２への画像データＳ１の格納と同時に、これらの
画像データＳ、を第２の画像メモｌＪ３に転送する場合
に必要な書き込みデ−タＳ３をレジスタ４に格納すると
共にレイヤーデータＳ４をレジスタ５に格納する。
の画像メモリ２に格納するのにあたっては、マルチプレ
クサ６がベクトル発生器１のアドレスＳ１を通すように
する。この状態では、第２の画像このような第１の画像
メモリ２への画像データＳ１の格納と同時に、これらの
画像データＳ、を第２の画像メモｌＪ３に転送する場合
に必要な書き込みデ−タＳ３をレジスタ４に格納すると
共にレイヤーデータＳ４をレジスタ５に格納する。
一方、ＣＲＴコントローラ７は、第２の画像メモリ３に
格納されている画像データＳ８を読み出すための連続し
たアドレスＳ６を送出してＣＲＴの表示を行う。この時
、第２の画像メモリ３の動作モードは連続したページリ
ードモードとなり、高速に読み出すことができる。
格納されている画像データＳ８を読み出すための連続し
たアドレスＳ６を送出してＣＲＴの表示を行う。この時
、第２の画像メモリ３の動作モードは連続したページリ
ードモードとなり、高速に読み出すことができる。
ところで、ベクトル発生器１は、第１の画像メモリ２に
ルイヤー分の画像データＳ１を格納すると、マルチプレ
クサ６にアドレスを切り換える切換信号Ｓ５を送出する
。これにより、マルチプレクサ６からはＣＲＴコントロ
ーラ７のアドレスＳ６が送出されることになり、第１の
画像メモリ２に格納されている画像データＳ２の第２の
画像メモリ３への転送が開始される。なお、このような
画像データの転送にあたっては、各レジスタ４，５から
送出される書き込みデータＳ３およびレイヤーデータＳ
４が参照される。第２図は、このような画像データの転
送動作を示すタイムチャートであり、（ＩＬ）は水平同
期信号ＨＤを示し、（ｂ）は列アドレス信号ＲＡＳを示
し、（Ｃ）は行アドレス信号ＣＡＳを示し、（ｄ）はア
ドレスＳ６の変化状態を示し、（ｅ）は第１の画像メモ
リ２から送出される画像データＳ２を示し、（ｆ）は画
像データＳ２に基づいて作成されるライトイネーブル信
号云を示し、優）は第２の画像メモリ３から送出される
画像データＳ８を示し、（ｈ）はデータ変換器９から送
出される画像データＳ９を示している。
ルイヤー分の画像データＳ１を格納すると、マルチプレ
クサ６にアドレスを切り換える切換信号Ｓ５を送出する
。これにより、マルチプレクサ６からはＣＲＴコントロ
ーラ７のアドレスＳ６が送出されることになり、第１の
画像メモリ２に格納されている画像データＳ２の第２の
画像メモリ３への転送が開始される。なお、このような
画像データの転送にあたっては、各レジスタ４，５から
送出される書き込みデータＳ３およびレイヤーデータＳ
４が参照される。第２図は、このような画像データの転
送動作を示すタイムチャートであり、（ＩＬ）は水平同
期信号ＨＤを示し、（ｂ）は列アドレス信号ＲＡＳを示
し、（Ｃ）は行アドレス信号ＣＡＳを示し、（ｄ）はア
ドレスＳ６の変化状態を示し、（ｅ）は第１の画像メモ
リ２から送出される画像データＳ２を示し、（ｆ）は画
像データＳ２に基づいて作成されるライトイネーブル信
号云を示し、優）は第２の画像メモリ３から送出される
画像データＳ８を示し、（ｈ）はデータ変換器９から送
出される画像データＳ９を示している。
まず、ＣＲＴコントローラ７は、同じアドレスＳ６で第
１の画像メモリ２と第２の画像メモリ３を同時にアクセ
スする。これにより、第２の画像メモリ３から読み出さ
れるパラレル画像データＳ８はデータ変換器９でシリア
ル画像データＳ、に変換されてＣＲＴで表示され、第１
の画像メモリ２から読み出される画像データＳ２は第２
の画像メモリ３のライトイネーブル信号ｉに変換される
。同じアドレスサイクルで発生したライトネーブル信号
ＷＥは、前述の書き込みデータＳ、およびレイヤーデー
タＳ４に従って第１の画像メモリ２の内容を第２の画像
メモリ３に転送し格納する。また、同じライトサ（７） 一イクルのタイミングで第１の画像メモリ２にはイレー
ズデータＳ７が格納され、第２の画像メモリ３に転写が
完了した時点では第１の画像メモリ２はすべてイレーズ
されることになる。
１の画像メモリ２と第２の画像メモリ３を同時にアクセ
スする。これにより、第２の画像メモリ３から読み出さ
れるパラレル画像データＳ８はデータ変換器９でシリア
ル画像データＳ、に変換されてＣＲＴで表示され、第１
の画像メモリ２から読み出される画像データＳ２は第２
の画像メモリ３のライトイネーブル信号ｉに変換される
。同じアドレスサイクルで発生したライトネーブル信号
ＷＥは、前述の書き込みデータＳ、およびレイヤーデー
タＳ４に従って第１の画像メモリ２の内容を第２の画像
メモリ３に転送し格納する。また、同じライトサ（７） 一イクルのタイミングで第１の画像メモリ２にはイレー
ズデータＳ７が格納され、第２の画像メモリ３に転写が
完了した時点では第１の画像メモリ２はすべてイレーズ
されることになる。
画像メモリ３はページリードモディファイライトモード
で動作することになシ、高速動作が実現できる。
で動作することになシ、高速動作が実現できる。
なお、上記実施例では、第１の画像メモリとして第２の
画像メモリのルイヤーの容量を有するものを用いる例を
説明したが、′２レイヤー分設けて交替バッファとして
使うようにしてもよい。また、第２の画像メモリと同じ
容量を設けることによって画像データを色分けする必要
本なく、オーバヘッドも非常に少なくなる。
画像メモリのルイヤーの容量を有するものを用いる例を
説明したが、′２レイヤー分設けて交替バッファとして
使うようにしてもよい。また、第２の画像メモリと同じ
容量を設けることによって画像データを色分けする必要
本なく、オーバヘッドも非常に少なくなる。
また、このように構成することにより、ベクトル発生器
として、低速のものから高速のものまで自由に使うこと
もできる。
として、低速のものから高速のものまで自由に使うこと
もできる。
また、低速、低価格のベクトル発生器を複数台（８）
接続してもその能力を十分に生かすことができ、第２の
画像メモリの動作タイミングに悪影響を及ぼすことはな
い。
画像メモリの動作タイミングに悪影響を及ぼすことはな
い。
また、ベクトル発生器が高速になった場合には第１の画
像メモリのみを高速ＲＡＭに変えればよく、比較的安価
に対処することができる。
像メモリのみを高速ＲＡＭに変えればよく、比較的安価
に対処することができる。
また、第１の画像メモリの内容を第２の画像メモリに転
送するのＫあたって、そのアドレスを操作することＫよ
ってスプライト機能を付加することもできる。
送するのＫあたって、そのアドレスを操作することＫよ
ってスプライト機能を付加することもできる。
（発明の効果）
以上説明したように、本発明によれば、比較的安価な画
像メモリを用いて画像データの転送を高速に行うことが
できるＣＲＴ表示装置が実現でき、実用上の効果は大き
い。
像メモリを用いて画像データの転送を高速に行うことが
できるＣＲＴ表示装置が実現でき、実用上の効果は大き
い。
第１図は本発明の一実施例を示す構成説明図、第２図は
ぐの動作の一例を示すタイムチャートである。 １・・・ベクトル発生器、２，３・・・画像メモリ、４
゜５・・・レジスタ、６・・・マルチプレクサ、７・・
・ＣＲＴ ：ｆｆントローラ、８・・・イレーズデータ
発生器、９・・・データ変換器。 （１１）
ぐの動作の一例を示すタイムチャートである。 １・・・ベクトル発生器、２，３・・・画像メモリ、４
゜５・・・レジスタ、６・・・マルチプレクサ、７・・
・ＣＲＴ ：ｆｆントローラ、８・・・イレーズデータ
発生器、９・・・データ変換器。 （１１）
Claims (1)
- ベクトル発生器から送出される画像データを格納する第
１の画像メモリと、この第１の画像メモＩＪ Ｋ格納さ
れた画像データが転送格納される第２の画像メモリと、
これら第１の画像メモリと第２の画像メモリとを共通の
アドレスでアクセスして第１の画像メモリの画像データ
を第２の画像メモリに転送すると共に第２の画像メモリ
の画像データを読み出してＣＲＴで表示する制御手段と
で構成されたことを特徴とするＣＲＴ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59074550A JPS60217387A (ja) | 1984-04-13 | 1984-04-13 | Ｃｒｔ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59074550A JPS60217387A (ja) | 1984-04-13 | 1984-04-13 | Ｃｒｔ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60217387A true JPS60217387A (ja) | 1985-10-30 |
Family
ID=13550464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59074550A Pending JPS60217387A (ja) | 1984-04-13 | 1984-04-13 | Ｃｒｔ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60217387A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62151895A (ja) * | 1985-12-26 | 1987-07-06 | パイオニア株式会社 | 画像出力装置 |
| JPS62253195A (ja) * | 1986-01-13 | 1987-11-04 | 株式会社日立製作所 | 復号・書込み・読出し手段を有する情報処理装置 |
| JPH01135189A (ja) * | 1987-11-19 | 1989-05-26 | Mitsubishi Electric Corp | 画像メモリ |
| JPH0264597A (ja) * | 1988-08-31 | 1990-03-05 | Oki Electric Ind Co Ltd | 表示データ転送制御方式 |
-
1984
- 1984-04-13 JP JP59074550A patent/JPS60217387A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62151895A (ja) * | 1985-12-26 | 1987-07-06 | パイオニア株式会社 | 画像出力装置 |
| JPS62253195A (ja) * | 1986-01-13 | 1987-11-04 | 株式会社日立製作所 | 復号・書込み・読出し手段を有する情報処理装置 |
| JPH01135189A (ja) * | 1987-11-19 | 1989-05-26 | Mitsubishi Electric Corp | 画像メモリ |
| JPH0264597A (ja) * | 1988-08-31 | 1990-03-05 | Oki Electric Ind Co Ltd | 表示データ転送制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5940087A (en) | Graphic processing apparatus and method | |
| JPS6330632B2 (ja) | ||
| JPS61249086A (ja) | 隣接表示区域の画像表示装置 | |
| US4591845A (en) | Character and graphic signal generating apparatus | |
| JPS5823373A (ja) | 画像メモリ装置 | |
| JPS60217387A (ja) | Ｃｒｔ表示装置 | |
| JPH0361199B2 (ja) | ||
| JPS58136093A (ja) | 表示制御装置 | |
| JPS6146979A (ja) | Ｃｒｔ表示装置 | |
| JPS61219082A (ja) | 表示制御装置 | |
| JP2624155B2 (ja) | 表示用メモリ書き込みデータ制御回路 | |
| JP3124166B2 (ja) | Ｖｒａｍの表示アドレス演算回路 | |
| JP2661958B2 (ja) | 画像処理装置 | |
| JP2641932B2 (ja) | フレームメモリのアクセス方式 | |
| JPS59210485A (ja) | ビデオｒａｍ制御回路 | |
| JPS61213941A (ja) | 画像記憶装置 | |
| JPS60162287A (ja) | 画像メモリのアクセス処理装置 | |
| JPH0316037B2 (ja) | ||
| JPS59148091A (ja) | 文字図形表示装置 | |
| JPH08263035A (ja) | ピクセルキャシュ回路 | |
| JPH07118006B2 (ja) | 画像処理装置 | |
| JPS638787A (ja) | 画像連続表示装置 | |
| JPH03144778A (ja) | 画像メモリ装置 | |
| JPH0421189A (ja) | 画像メモリ回路 | |
| JPS63127287A (ja) | カ−ソル表示方式 |