JPH07118006B2 - 画像処理装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は計算機を用いて画像の生成や処理を行なう画像
処理装置に関するものである。

従来の技術 座標データなどから図形や画像を生成したり、カメラな
どから得られた画像に対して、画像の修復・強調・認識
などの処理を施すシステムは、第３図に示すように、画
像を処理する画像プロセッサ１と画像を記憶するための
画像メモリ２とから構成される。図形・画像生成におい
ては画像プロセッサ１が直線や円弧などを書き込むべき
画像位置を次々計算しながら、これらに対応する画像メ
モリ２への書き込みが行なわれる。また画像処理におい
ては画像プロセッサ１が画像メモリ２のデータを読み取
り、処理を施したのち再び画像メモリ２に書き込む。画
像プロセッサ１が画像メモリ２にアクセスするには、画
像プロセッサ１から画像アドレスバスを介して画像メモ
リ２のアドレスを出力し、画像データバスを介してデー
タの授受を行なう。

従来の画像処理装置の画像メモリの構成方法としては、
例えば、桂晃洋他、「グラフィック制御VLSI（ACRTC）
のアーキテクチャ」、情報処理学会研究報告、Vol.85,N
o.53,CA−60−５（1985年12月）に示されている。

第４図はこの従来の画像メモリの構成方法を示した図
で、同図（ａ）は１画素がＮ（＝４）ビットからなる２
次元の画像において、画像プロヒッサが画像メモリにア
クセスする単位となる１ワードがどの画素情報を記憶し
ているかを表している。また同図（ｂ）はこの１ワード
内での画素情報のビット割当て例を示している。

第４図（ａ）のように画像メモリの１ワードは水平方向
に並んだＭ（＝８）画素分の情報を記憶しており、１ワ
ードがＭ×Ｎ（＝32）ビットから構成されている。この
１ワードの構成方法としては同図（ｂ）のように、処理
の便宜上１画素の情報を連続したＮ（＝４）ビットに割
り当て、これらをＭ（＝８）個並べている。この方法は
複数ビット／画素を１ワード内に記憶しているため、パ
ックドピクセル方式と呼ぶことがある。画像メモリはCR
Tなどの表示装置用のリフレッシュメモリと共用するこ
ともある。この場合、表示装置画面をリフレッシュする
には、水平方向に画素情報を出力する便宜上、連続する
アドレスに水平方向の画素列を順次割り当てる。

以上のようにこの画像メモリでは、１画素に関する情報
がたとえ複数ビットであっても１ワード内に存在するた
め、１回のアクセスで１画素に関する全情報を得ること
ができ、画素単位の処理に適しているといえる。

発明が解決しようとする問題点 しかしながら上記のような構成では、１ワード内に存在
する情報が水平方向のみの画素であること、および連続
アドレスを水平方向に取ることから次のような問題点を
有していた。

すなわち画像の生成・処理においては連続してアクセス
する画素の位置は、現在処理している画素位置の隣接画
素である場合がほとんどである。それがまたま左右方向
であれば、ワード境界を横切らないかぎりその情報は同
一ワード内に存在する。したがって画像プロセッサ内に
１ワードのキャッシュバッファを設けておけば、それに
アクセスすることにより、画像メモリへのアクセスを省
くことができ、処理の高速化が可能となる。しかし続け
てアクセスする画素が上下あるいは斜め方向であるとき
は、それらが異なるアドレスのワード内に割り当てられ
ているため、キャッシュバッファの効果は全くない。ペ
ージ・アクセスモードやスタティックコラム・アクセス
モードを持つRAM素子では、連続するアドレスに対して
はランダムなアクセスよりも高速にアクセスできる。し
かし上記の構成では連続するアドレスが水平方向に割り
当てられているため、上下斜め方向の画素データアクセ
スにたいしてはこの利点を活用することもできない。

本発明はかかる点に鑑み、キャッシュバッファと組み合
わせて高速な画像生成・処理を可能にする画像処理装置
を提供することを目的とする。

問題点を解決するための手段 本発明は、データの読み出しあるいは書き込みの単位と
なる１ワードが、水平方向Ｍ画素（Ｍ＞＝２）の各画素
についてＮビット（Ｎ＞＝１）の色（あるいは階調）情
報を記憶した（Ｍ×Ｎ）ビットからなり、連続するＬ個
（Ｌ＞＝２）のワードアドレスに、垂直方向Ｌライン分
の画素ブロックを割り当てた画像メモリと、内部に少な
くとも２ワードのキャッシュバッファを設けた画像処理
装置である。

作用 本発明は前記した構成により、連続するＬワードのメモ
リブロック内に（Ｌ×Ｍ）画素の２次元画像情報を記憶
し、画像プロセッサ内に複数ワードのキャッシュ・バッ
ファを備えることによって、RAM素子とキャッシュバッ
ファとの高速連続データ転送を利用し、メモリアクセス
を実質的に高速化するものである。

実 施 例 第１図は本発明の一実施例における画像処理装置の画像
メモリ部の構成方法を示す概念図であり、また第２図は
第１図の画像メモリ部を備えた一実施例の画像処理装置
である。

第１図（ａ）は第４図（ａ）同様、Ｎ（＝４）ビット／
画素の２次元画像において、画像プロセッサが画像メモ
リにアクセスする単位となる１ワードがどの画素情報を
記憶しているかを表している、また第１図（ｂ）は、画
像メモリの連続するアドレスの各々のワードに記憶する
画素情報の割り当て例を示している。第２図において、
1,2は第３図同様それぞれ画像プロセッサ、画像メモリ
であり、11はキャッシュバッファ、12はこのキャッシュ
バッファに対応する画像データである。

以上のように構成された本実施例の画像処理装置につい
て、以下その動作を説明する。

第１図（ａ）のように画像メモリの１ワードは、第４図
と全く同様に水平方向にＭ（＝８）画素に関する情報を
記憶しており、１ワード内に１画素情報のＮ（＝４）ビ
ットをＭ（＝８）個並べている。また第１図（ｂ）に示
すように、画像メモリ２の連続するＬ個のワードアドレ
スに垂直方向Ｌラインに並ぶ画素ブロックを割り当て、
さらにこのＬワードをメモリブロックの単位として、水
平方向に並ぶ画素ブロックを連続するメモリブロックに
割り当てている。以上のような構成により、メモリブロ
ックの境界をまたがらない複数ワードの転送動作により
２次元の画素ブロックのデータを読み書きすることがで
きる。

第２図において、画像プロセッサ１は画像メモリ２内の
Ｋ（＞＝2,Lの整数分の１）ワード分の画像データ12の
複製として、Ｋワードのキャッシュバッファ11を内蔵し
ている。ここでＫワードを１セクタと呼ぶことにする。
例えば図形・画像生成応用で直線ベクトルや円弧を描画
するには、描画すべき画素位置を計算し、対応する画素
を所定の色データで置き換えたり、あるいは所定の色デ
ータと元々画像メモリ２内にあった色データと論理演算
し（ラスタ・オペレーション）、その結果を再び画像メ
モリ２に書き込むという処理が行なわれる。この場合、
描画を開始するにあたり、まずキャッシュバッファ11の
Ｋワードをクリアする。次に描画すべき画素情報がどの
セクタアドレスのどのセクタ内のワードアドレスに含ま
れ、そのワード内のどこに位置するかを計算で求める。
そこでキャッシュバッファ11を一時的に、対応するセク
タアドレスのデータであると考え、キャッシュバッファ
11の上記のセクタ内ワードアドレスおよびワード内位置
を所定の色データで置き換える。さらに次に描画すべき
位置を計算し、もしその画素を含むセクタアドレスが前
回のセクタアドレスと一致している場合は、引き続きキ
ャッシュバッファ11の対応するセクタ内ワードアドレス
およびワード内の位置を所定の色データで置き換える処
理をする。またもし上記前回のセクタアドレスと一致し
ないときは、画像プロセッサ１が画像メモリ２内の上記
前回のセクタアドレスのＫワードの画像データ12を１ワ
ードごとに一旦読み、キャッシュバッファ11内の対応す
るワードデータとの論理演算（ラスタ・オペレーショ
ン）を行ない、再び画像メモリ２の同じアドレス位置に
書き込む（リード・モディファイド・ライト）。その後
キャッシュバッファ11をゼロクリアし、キャッシュバッ
ファ11が対応する新たなセクタアドレスのＫワードと考
え、以上の処理を続行する。

また画像処理応用において、画像メモリ２が記憶してい
る原画像に対し画像修復・強調・認識の処理を行なう場
合にも、画素データアクセスのために上記図形・画像生
成応用で述べたと同様なアドレス計算を行なう。しかし
この応用では原画像の参照が必要な点が異なり、キャッ
シュバッファ11と対応する画像データ12との転送タイミ
ングが異なる。すなわちまず最初に対応するセクタアド
レスの画像データ12をキャッシュバッファ11にロード
し、必要な画素データがキャッシュバッファ11内に存在
するかぎりそれらのワードデータを参照し続け、そうで
ない場合は画像メモリ２から新しいセクタデータをロー
ドする。ページアクセス・モードやスタティックアクセ
ス・モードをもつダイナミックRAM素子においては、素
子の内部記憶領域がページ単位に区切られており、１ペ
ージ内のアクセスはそれを越えてのアクセスに比べると
２倍程度高速に行なえると言う特長を持っている。そこ
でメモリブロック（連続するＬワード）をページ境界を
またがらないように設定すれば、キャッシュバッファ11
と画像メモリ２内の対応する画像データ12とのＫワード
（１セクタ）連続転送は非常に高速に行なえる。

画像生成・処理では、処理を進めるにあたり連続して必
要な画素情報は隣接しているという確率的性質を持って
いる。以上の例では画像プロセッサ１内にＫワードのキ
ャッシュバッファ11を設けることによって、１画素の処
理ごとに画像メモリ２にアクセスしなくてもキャッシュ
バッファ11に読み書きするだけで済む確率が多く、画像
メモリ２へのアクセス動作による遅延時間を極力少なく
することができる。

以上のように本実施例によれば、連続するＬワード内に
２次元の画素情報を割り当て、画像プロセッサ内部にＫ
ワードのキャッシュバッファを設けることにより、画像
生成・処理を実効的に高速化することができる。

なお、以上の実施例においてはＮ＝４として説明したが
白黒２値の図形ではＮ＝１とすればよいことは言うまで
もない。

発明の効果 以上説明したように、本発明によれば画像メモリを構成
する際、複数ラインにわたる画素情報を連続したワード
アドレスのメモリブロックに記憶し、画像プロセッサ内
部に複数ワードのキャッシュバッファを設けることによ
って画像生成・処理装置を高速に実行することができ、
その実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明における一実施例の画像メモリの構成方
法を示す概念図、第２図は同実施例の画像メモリを用い
た画像処理装置の構成図、第３図は基本的な画像処理装
置の説明図、第４図は従来の画像メモリの構成図であ
る。 １……画像プロセッサ、２……画像メモリ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】データの読み出しあるいは書き込みの単位
   となる１ワードが、水平方向Ｍ画素（Ｍ＞＝２）の各画
   素についてＮビット（Ｎ＞＝１）の色（あるいは階調）
   情報を記憶した（Ｍ×Ｎ）ビットからなり、連続するＬ
   個（Ｌ＞＝２）のワードアドレスに、垂直方向Ｌライン
   分の画素ブロックを割り当て、このＬ個のワードをメモ
   リブロック単位として、連続するメモリブロックに水平
   方向に並ぶ画素ブロックを割り当てた画像メモリと、内
   部に少なくとも２ワードのキャッシュバッファを設け、
   前記画像メモリにアクセスする代わりにその複製として
   の前記キャッシュバッファに読み書きし、前記キャッシ
   ュバッファに存在しない情報にアクセスする必要が生じ
   た時点で前記キャッシュバッファと前記画像メモリ間の
   転送を行なう画像プロセッサとから構成されることを特
   徴とする画像処理装置。