JPS63255778A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は計算機を用いて画像の生成や処理を行なう画像
処理装置に関するものである。

従来の技術 座標データなどから図形や画像を生成したり、カメラな
どから得られた画像に対して、画像の修復・強調・認識
などの処理を施すシステムは、第３図に示すように、画
像を処理する画像プロセッサ１と画像を記憶するための
画像メモリ２とから構成される。図形・画像生成に菱い
ては画像プロセッサ１が直線や円弧などを書き込むべき
画像位置を次々計算しながら、これらに対応する画像メ
モ、す２への書き込みが行なわれる。また画像処理にお
いては画像プロセッサ１が画像メモリ２のデータを読み
取り、処理を施したのち再び画像メモリ２に書き込む。

画像プロセッサ１が画像メモリ２にアクセスするには、
画像プロセッサ１から画像アドレスバスを介して画像メ
モリ２のアドレスを出力し、画像データバスを介してデ
ータの授受を行なう。

従来の画像処理装置の画像メモリの構成方法としては、
例えば、桂晃洋曲、「グラフィック制御ＶＬＳ　Ｉ　（
ＡＣＲＴＣ）のアーキテクチャ」、情報処理学会研究報
告、Ｖｏｌ　、　８５　、、％５３　、　ＣＡ　６０−
ｒｓ　（１９８５年１２月）に示されている。

第４図はこの従来の画像メモリの構成方法を示した図で
、同図（ａ）は１画素がＮ（＝４）ビットからなる２次
元の画像において、画像プロヒッサが画像メモリにアク
セスする単位となる１ワードがどの画素情報を記憶して
いるかを表している。また同図に）はこの１ワード内で
の画素情報のビット割当て例を示している。

第４図（ａ）のように画像メモリの１ワードは水平方向
に並んだＭ　（＝　ｓ　）画素分の情報を記憶しており
、１ワードがＭｘＮ（−３２）ビットから構成されてい
る。この１ワードの構成方法としては同図（ｂ）のよう
に、処理の便宜上１画素の情報を連続したＮ（−４）ビ
ットに割り当て、これらをＭ（＝８）個並べている。こ
の方法は複数ビット／画素を１ワード内に記憶している
ため、パックドビクセル方式と呼ぶことがある。画像メ
モリはＣＲＴなどの表示装置用のリフレッシュメモリと
共用することもある。この場合、表示装置画面をリフレ
ッシュするには、水平方向に画素情報を出力する便宜上
、連続するアドレスに水平方向の画素列を順次割り当て
る。

以上のようにこの画像メモリでは、１画素に関する情報
がたとえ複数ビットであっても１ワード内に存在するた
め、１回のアクセスで１画素ｒこ関する全情報を得るこ
とができ、画素単位の処理に適しているといえる。

発明が解決しようとする問題点 しかしながら上記のような構成では、１ワード内に存在
する情報が水平方向のみの画素であること、および連続
アドレスを水平方向に取ることから次のような問題点を
有していた。

すなわち画像の生成・処理においては連続してアクセス
する画素の位置は、現在処理している画素位置の隣接画
素である場合がほとんどである。

それがたまたま左右方向であれば、ワード境界を横切ら
ないかぎシその情報は同一ワード内に存在する。したが
って画像プロセッサ内に１ワードのキャッシュバッファ
を設けておけば、それにアクセスすることにより、画像
メモリへのアクセスを省くことができ、処理の高速化が
可能となる。しかし続けてアクセスする画素が上下ある
いは斜め方向であるときは、それらが異なるアドレスの
ワード内に割り当てられているため、キャッシュバッフ
ァの効果は全くない。ページ・アクセスモードやスタテ
ィックコラム・アクセスモードを持つＲＡＭ素子では、
連続するアドレスに対してはランダムなアクセスよりも
高速にアクセスできる。

しかし上記の構成では連続するアドレスが水平方向に割
り当てられているため、上下斜め方向の画素データアク
セスにたいしてほこの利点を活用することもできない。

本発明はかかる点Ｋｆｆｉみ、キャッシュバッファと組
み合わせて高速な画像生成・処理を可能にする画像処理
装置を提供することを目的とする。

問題点を解決するための手段 本発明は、データの読み出しあるいは書き込みの単位と
なる１ワードが、水平方向Ｍ画素（Ｍ＞＝２）の各画素
についてＮビｙ　ト（Ｎ＞＝　１）の色（あるいは階調
）情報を記憶した（Ｍ×Ｎ）ビットからなり、連続する
Ｌ個（Ｌ＞＝２　）のワードアドレスに、垂直方向Ｌラ
イン分の画素ブロックを割り当てだ画像メモリと、内部
に少なくとも２ワードのキャッシュバッファを設けた画
像処理装置である。

作　　用 本発明は前記した構成により、連続するＬワードのメモ
リブロック内に（ＬｘＭ）画素の２次元画像情報を記憶
し、画像プロセッサ内に複数ワードのキャッシュバッフ
ァを備えることによって、ＲＡＭ素子とキャッシュバッ
ファとの高速連続データ転送を利用し、メモリアクセス
を実質的に高速化するものである。

実施例 第１図は本発明の一実施例における画像処理装置の画像
メモリ部の構成方法を示す概念図であり、また第２図は
第１図の画像メモリ部を備えた一実施例の画像処理装置
である。

第１図（ａ）は第４図（ａ）同様、Ｎ（＝４）ビット／
画素の２次元画像において、画像プロセッサが画像メモ
リにアクセスする単位となる１ワードがどの画素情報を
記憶しているかを表している、またＷＪ１図（ｂ）は、
画像メモリの連続するアドレスの各々のワードに記憶す
る画素情報の割り当て例を示している。第２図において
、１，２は第３図同様それぞれ画像プロセッサ、画像メ
モリであり、１１はキャッシュバッファ、１２はこのキ
ャッシュバッファに対応する画像データである。

以上のように構成された本実施例の画像処理装置Ｑζつ
いて、以下その動作を説明する。

第１図（ａ）のように画像メモリの１ワードは、第４図
と全く同様に水平方向にＭ（＝’８）画素に関する情報
を記憶しており、１ワード内に１画素情報のＮ（＝４）
ビットをＭ（＝ｓ）個差べている。

また第１図（ｂ）に示すように、画像メモリ２の運１恍
するＬ個のワードアドレスに垂直方向Ｌラインに並ぶ画
素ブロックを割り当て、さらにこのＬワードをメモリブ
ロックの単位として、水平方向に並ぶ画素ブロックを連
続するメモリブロックに割り当てている。以上のような
構成により、メモリブロックの境界をまたがらない複数
ワードの転送動作により２次元の画素ブロックのデータ
を読み書きすることができる。

第２図において、画像プロセッサ１は画像メモリ２内の
Ｋ（＞＝２．Ｌの整数分の１）ワード分の画像データ１
２の複製として、にワードのキャッシュバッファ１１を
内蔵している。ここでにワードを１セクタと呼ぶことに
する。例えば図形・画像生成応用で直線ベクトルや円弧
を描画するには、描画すべき画素位置を計算し、対応す
る画素を所定の色データで置き換えたり、あるいは所定
の色データと元々画像メモリ２内にあった色データと論
理演算しくラスタ・オペレーション）、ソの結果を再び
画像メモリ２に書き込むという処理が行なわれる。この
場合、描画を開始するにあたり、まずキャノソユバッフ
ァ１１のにワードをクリアする。次に描画すべき画素情
報がどのセクタアドレスのどのセクタ内ワードアドレス
に含まれ、そのワード内のどこに位置するかを計算で求
める。

そこでキャッシュバッファ１１を一時的に、対応するセ
クタアドレスのデータであると考え、キャッシュバッフ
ァ１１の上記のセクタ内ワードアドレスおよびワード内
位置を所定の色データで置き換える。さらに次に描画す
べき位置を計算し、もしその画素を含むセクタアドレス
が前回のセクタアドレスと一致している場合は、引き続
きキャッシュバッファ１１の対応するセクタ内ワードア
ドレスおよびワード内の位置を所定の色データで置き換
える処理をする。またもし上記前回のセクタアドレスと
一致しないときは、画像プロセッサ１が画像メモリ２内
の上記前回のセクタアドレスのにワードの画像データ１
２を１ワードごとに一旦読み、キャッシュバッファ１１
内の対応するワードデータとの論理演算（ラスタ・オペ
レーション）を行ない、再び画像メモリ２の同じアドレ
ス位置に書き込む（リード・モディファイド・ライト）
。

その後キャッシュバッファ１１をゼロクリアし、キャッ
ジユバ、ファ１１が対応する新たなセクタアドレスのに
ワードと考え、以上の処理を続行する。

また画像処理応用において、画像メモリ２が記憶してい
る原画像に対し画像修復・強調・認識の処理を行なう場
合にも、画素データアクセスのために上記図形・画像生
成応用で述べたと同様なアドレス計算を行なう。しかし
この応用では原画像の参照が必要な点が異なり、キャッ
シュバッファ１１と対応する画像データ１２との転送タ
イミングが異なる。すなわちまず最初に対応するセクタ
アドレスの画像データ１２をキャッシュバッファ１１に
ロードし、必要な画素データがキャッシュバッファ１１
内に存在するかぎりそれらのワードデータを参照し続け
、そうでない場合は画像メモリ２から新しいセクタデー
タをロードする。ベージアクセス・モードやスタティッ
クアクセスφモ−ドをもつダイナミックＲＡＭ素子にお
いては、素子の内部記憶領域がページ単位に区切られて
おり、１ページ内のアクセスはそれを越えてのアクセス
に比べると２倍程度高速に行なえると言う特長を持って
いる。そこでメモリブロック（連続スるＬワード）をペ
ージ境界をまたがらないように設定すれば、キャッシュ
バッファ１１と画像メモリ２内の対応する画像データ１
２とのにワード（１セクタ）連続転送は非常に高速に行
なえる。

画像生成・処理では、処理を進めるにあたり連続して必
要な画素情報は隣接しているという確率的性質を持って
いる。以上の例では画像プロセッサ１内ににワードのキ
ャッシュバッファ１１を設けることによって、１画素の
処理ごとに画像メモリ２にアクセスしなくてもキャシュ
バッファ１１に読み書きするだけで済む確率が多く、画
像メモリ２へのアクセス動作による遅延時間を極力少な
くすることができる。

以上のように本実施例によれば、連続するＬワード内に
２次元の画素情報を割り当て、画像プロセッサ内部Ｖｃ
Ｋワードのキャッシュバッフアラ設けることにより、画
像生成・処理を実効的に高速化することができる。

なお、以上の実施例においてはＮ＝４として説明したが
白黒２値の図形ではＮ＝１とすればよいことは言うまで
もない。

発明の詳細 な説明したようＧで、本発明によれば画像メモリを構成
する際、複数ラインにわたる画素情報を連続したワード
アドレスのメモリブロックに記憶し、画像プロセッサ内
部に複数ワードのキャッシュバッファを設けることによ
って画像生成・処理装置を高速に実行することができ、
その実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明における一実施例の画像メモリの構成方
法を示す概念図、第２図は同実施例の画像メモリを用い
た画像処理装置の構成図、第３図は基本的な画像処理装
置の説明図、第４図は従来の画像メモリの構成図である
。 １・・・・・画像プロセッサ、２・・・・・画像メモリ
。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第　
ｌ　因 （幻 どｂ） １ｌ−−Ｓｒｖ−ｙレユバリフ？（Ｋフードク１２−千
す７＞１バツフア１て対交４ろ画像テ゛−り　（Ｋワー
ド） 第２図 第３図　　　　、１ 第４図　　　（（１−）

Claims (1)

【特許請求の範囲】
1. データの読み出しあるいは書き込みの単位となる１ワー
   ドが、水平方向Ｍ画素（Ｍ＞＝２）の各画素についてＮ
   ビット（Ｎ＞＝１）の色（あるいは階調）情報を記憶し
   た（Ｍ×Ｎ）ビットからなり、連続するＬ個（Ｌ＞＝２
   ）のワードアドレスに、垂直方向Ｌライン分の画素ブロ
   ックを割り当て、このＬ個のワードをメモリブロック単
   位として、連続するメモリブロックに水平方向に並ぶ画
   素ブロックを割り当てた画像メモリと、内部に少なくと
   も２ワードのキャッシュバッファを設け、前記画像メモ
   リにアクセスする代わりにその複製としての前記キャッ
   シュバッファに読み書きし、前記キャッシュバッファに
   存在しない情報にアクセスする必要が生じた時点で前記
   キャッシュバッファと前記画像メモリ間の転送を行なう
   画像プロセッサとから構成されることを特徴とする画像
   処理装置。