JPS63239542A - 画像メモリ装置および画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は計算機を用いた画像処理装置および画像情報を
記憶する画像メモリ装置に関するものである。

従来の技術 座標データなどから図形や画像を生成したり。

カメラなどから得られた画像に対して１画像の修復・強
調・認識などの処理を施すシステムは、第４図に示すよ
うに１画像を処理する画像プロセッサ１と画像を記憶す
るための画像メモリ２とから構成される。図形・画像生
成においては画像グロセッサ１が直線や円弧などを書き
込むべき画素位置を次々計算しながら、これらに対応す
る画像メモリ２への書き込みが行なわれる。また画像処
理においては画像プロセッサ１が画像メモリ２のデータ
を読み取り、処理を施したのち再び画像メモリ２に書き
込む。画像プロセッサ１が画像メモリ２にアクセスする
には、画像プロセッサ１から画像アドレスバスを介して
画像メモリ２゛のアドレスを出力し、画像メモリバスを
介してデータの授受を行なう。

従来の画像メモリ装置の構成方法としては、例えば、桂
晃洋他、「グラフィック制御ＶＬＳＩ（ムＣＲＴＯ）の
アーキテクチャ」、情報処理学会研究報告、Ｖｏｌ、　
８５　、　Ｎｏ、　５３　、　ＯＡ　−６０−５（１９
８５年１２月）に示されている。

第６図はこの従来の画像メモリ装置の構成方法を示した
図で、同図（＆）は１画素がＮ（＝４）ビットからなる
２次元の画像において１画像プロセッサが画像メモリに
アクセスする単位となる１ワードがどの画素情報を記憶
しているかを表している。

また同図の）はこの１７−ド内での画素情報のビット割
当て例を示している。

第６図体）のように画像メモリ装置の１ワードは水平方
向に並んだＭ（：８）画素分の情報を記憶しており、１
ワードがＭＸＮ　（：３２　）ビットから構成されてい
る。この１ワードの構成方法としては同図中）のように
、処理の便宜上１画素の情報を連続したＮ（：４）ビッ
トに割り当て、これらをＭ　（＝ｓ　）個差べている。

この方法は複数ビット／画素を１ワード内に記憶してい
るため、パックドピクセル方式と呼ぶことがある。また
連続するアドレスに水平方向の画素列を順次割り当てて
いる。

以上のようにこの画像メモリ装置では、１画素に関する
情報がたとえ複数ビットであっても１ワード内に存在す
るため、１回のアクセスで１画素に関する全情報を得る
ことができ、画素単位の処理に適しているといえる。

発明が解決しようとする問題点 しかしながら上記のような構成では、１ワード内に存在
する情報が水平方向のみの画素であること、および連続
アドレスを水平方向に取ることから次のような問題点を
有していた。

すなわち画像の生成・処理においては連続してアクセス
する画素の位置は、現在処理している画素位置の隣接画
素である場合がほとんどである。

それがたまたま左右方向であれば、ワード境界を横切ら
ないかぎりその情報は同一ワード内に存在する。したが
って画像プロセッサ内に１ワードのキャッシュバッファ
を設けておけば、それにアクセスすることにより１画像
メモリへのアクセスを省くことができ、処理の高速化が
可能となる。しかし続けてアクセスする画素が上下ある
いは斜め方向であるときは、それらが異なるアドレスの
ワード内に割り当てられているため、キャッシュバッフ
７の効果は全くない。ページアクセスモードやスタティ
ックコラムアクセスモードを持つＲムＭ素子では、連続
するアドレスに対してはランダムなアクセスよりも高速
にアクセスできる。しかし上記の構成では連続するアド
レスが水平方向に割り当てられているため、上下斜め方
向の画素アクセスにだいしてはこの利点を活用すること
もできない。

本発明はかかる点に鑑み、キャッシェバッ７１と組み合
わせて高速な画像生成・処理を可能にする画像メモリ装
置およびその画像メモリ装置を用いた画像処理装置を提
供することを目的とする。

問題点を解決するための手段 本発明は、データの読み出しあるいは書き込みの単位と
なる１ワード内に、垂直方向Ｌライン（Ｌ＞＝２　）　
、水平方向Ｍ画素（Ｍ＞＝１　）の各画素についてＮビ
ット（Ｎ＞＝１）の色（あるいは階調）情報を記憶した
１ワードが（ＬｘＭｘＮ）ビットからなる画像メモリ装
置である。

また本発明は、データの読み出しあるいは書き込みの単
位となる１ワード内に、垂直方向Ｌ２イン（Ｌ＞＝２）
、水平方向Ｍ画素（Ｍ＞＝１　＞の画素ブロックの各画
素についてＮビット（Ｎ＞＝１）の色（あるいは階調）
情報をもつ（ＬｘＭｘＮ）ビット／ワードから構成され
た画像メモリ装置と、内部に少なくとも１ワードのキャ
ッシュバッファを設け、前記画像メモリ装置にアクセス
する代わりにその複製としての前記キャッシュバッファ
に読み書きし、前記キャッシュバッファに存在しない情
報にアクセスする必要が生じた時点で前記キャッシュバ
ッファと前記画像メモリ装置間の転送を行なう画像プロ
セッサとから構成される画像処理装置である。

作用 本発明は前記した構成により、１ワード内に複数ライン
分の画素情報を保持し１画素ブロックアドレスを与える
ことによって一動作で複数ライン。

にまたがる画素ブロックのデータをアクセスすることが
でき、処理を進めていく上でデータアクセスを実質的に
高速化することが可能となる。

また本発明は前記した構成により、１ワード内に複数ラ
イン分の画素情報を保持し、画素ブロックアドレスを与
えることによって一動作で複数ラインにまたがる画素ブ
ロックのデータをアクセスすることができ１画像プロセ
ッサ内にキャッシュバッファを設けることと組み合わせ
て、処理を進めていく上でのデータアクセスを実質的に
高速化することが可能となる。

実施例 第１図は本発明の一実施例における画像メモリ装置の構
成方法を示す概念図であり、また第２図は第１図の画像
メモリ装置を用いた第１の実施例の画像処理装置である
。

第１図は第６図同様、（ＩＬ）がＮ（：４）ビット／画
素の２次元画像において１画像プロセッサが画像メモリ
°にアクセスする単位となる１ワードがどの画素情報を
記憶しているかを表し、また同図（ｂ）がこの１ワード
内での画素情報のビット割当て例を示している。第２図
において、１．２は第４図同様それぞれ画像プロセッサ
、画像メモリであり。

１１はキャッシュバッファ、１２はこのキャッシュバッ
ファに対応する画像データである。

以上のように構成された本実施例の画像メモリ装置とこ
れを用いた画像処理装置について、以下その動作を説明
する。

第１図（ａ）のように画像メモリ装置の１ワードは。

垂直方向にＬ（：４）ライン、水平方向にＶ（＝２）画
素分の２次元ブロックに関する情報を記憶しており、１
ワードがＬＸＭＸｌｆ　（＝３２　）ビットから構成さ
れている。この１ワード内の構成方法は同図（ｂ）のよ
うに、１画素の情報を連続したＮ　（＝４　）ビットに
割り当て、これらをＬＸＭ（＝８）側盤べている。以上
のような構成により画素ブロックアドレスの指定による
１回のメモリアクセスで２次元の画素ブロックのデータ
を読み書きすることができる。また水平方向に並ぶ画素
ブロックを画像メモリ２の連続するワードアドレスに割
り当てている。

第２図において、画像プロセッサ１は画像メモリ２内の
１ワ一ド分の画像データ１２の複製として１ワードのキ
ャッシュバッファ１１を内蔵している。例えば図形・画
像生成応用で直線ベクトルや円弧を描画するには、描画
すべき画素位置を計算し、対応する画素を所定の色デー
タで置き換えたり、あるいは所定の色データと元々画像
メモリ２内にあった色データと論理演算しくラスタ・オ
ペレージ町ン）、その結果を再び画像メモリ２に書き込
むという処理が行なわれる。この場合、描画を開始する
にあたり、まずキャッシュバッファ１１をクリアする。

次に描画すべき画素情報がどのワードアドレスに含まれ
、そのワード内のどこに位置するかを計算で求める。そ
こでキャッシュバッファ１１を一時的に、対応するアド
レスのワードデータであると考え、キャッシュバッファ
１１の上記のワード内位置を所定の色データで置き換え
る。さらに次に描画すべき位置を計算し、もしその画素
を含むワードアドレスが前回のアドレスと一致している
場合は、引き続きキャッシュバッファ１１の対応するワ
ード内の位置を所定の色データで置き換える処理をする
。またもし上記前回のアドレスと一致しないときは、画
像プロセッサ１が画像メモリ２内の上記前回のアドレス
の１ワードの画像データ１２を一旦読み、キャッシュバ
ッファ１１との論理演算（ラスタ・オペレーション）を
行ない、再び画像メモリ２の同じアドレス位置１２に書
き込む（リード・モディフアイド・ライト）。その後キ
ャッシュバッファ１１をゼロクリアし、キャッシュバッ
ファ１１が対応する新たなアドレスのワードと考え１以
上の処理を続行する。

また画像処理応用において１画像メモリ２が記憶してい
る原画像に対し画像修復・強調・認識の処理を行なう場
合にも１画素データアクセスのために上記図形・画像生
成応用で述べたと同様なアドレス計算を行なう。しかし
この応用では原画像の参照が必要な点が異なり、キャッ
シェバッ７１１１と対応する画像データ１２との転送タ
イミングが異なる。すなわちまず最初に対応するアドレ
スの画像データ１２をキャッシュバッファ１１にロード
し、必要な画素データがキャッシュバッファ１１内に存
在するかぎりそのワードデータを参照し続け、そうでな
い場合は画像メモリ２から新しいデータをロードする。

一般に画像生成・処理では、処理を進めるにあたり連続
して必要な画素情報は隣接しているという確率的性質を
持っている。以上の例では１ワード内に２次元画素ブロ
ックの情報をもち１画像プロセッサ１内に１ワードのキ
ャッシュバッファ１１を設けることによって、１画素の
処理ごとに画像メモリ２にアクセスしなくてもキャッシ
ュバッファ１１に読み書きするだけで済む確率が多く１
画像メモリ２へのアクセス動作による遅延時間を極力少
なくすることができる。

以上のように本実施例によれば、１ワード内に２次元の
画素情報を割り当て、画像プロセッサ内部に１ワードの
キャッシュバッファを設けることにより１画像生成、処
理を実効的に高速化することができる。

第３図は本発明の画像メモリ装置を用いた第２の実施例
を示す画像処理装置である。同図において、１．２は第
２図、第４図同様それぞれ画像プロセッサ、画像メモリ
であり、１３はキャッシュバッファ．１４はこのキャッ
シュバッファに対応する画像データであり、第２図の構
成と異なるのはキャッシュバッファが複数ワードである
ことである。

以上のように構成された第２の実施例の画像処理装置に
ついて、以下その動作を説明する。

画像プロセッサ１内部のキャッシェベくツファ１３は１
画像メモリ２の連続するＫ　（＞＝２　）ワードの画像
データ１４の複製である。動作の基本原理は第２図と同
じであるが、キャッシュバッファ１３のクリアやキャッ
シュバッファ１３と画像メモリ２内の対応する画像デー
タ１４との転送かにワード単位で行なわれる点のみが異
なる。ページアクセス・モードやスタティックアクセス
・モードをもつダイナミックＲＡＭ素子においては内部
記憶領域がページ単位に区切られており、１ページ内の
アクセスはそれを越えてのアクセスに比べると２倍程度
高速に行なえると言う特長を持っている。そこで連続す
るＸワードをページ境界をまたがらないように設定すれ
ば、キャッシュバッファ１３と画像メモリ２内の対応す
る画像データ１４との転送は非常に高速に行なえる。

以上のように本実施例によれば、１ワード内に垂直方向
に複数ライン分の画素情報を割り当て。

画像プロセッサ内部に複数ワードのキャッシュバッファ
を設けることにより、画像生成・処理を実効的に高速化
することができる。

なお、以上の実施例においてはＭを複数としたが１Ｍ＝
１として１ワードを垂直方向１次元の画素列に割し当て
ても、画像プロセッサ内に複数ワードのキャッシュバッ
ファを設けることにより。

同一ページ内の連続高速転送が可能であり上記実施例と
同様の効果をもつ。またＮ＝４として説明したが白黒２
値の図形ではＮ＝１とすればよいことは言うまでもない
。

発明の詳細 な説明したように、本発明によれば画像メモリを構成す
る際、複数ラインにわたる画素情報を１ワード内に記憶
し、画像プロセッサ内部に少なくとも１ワードのキャッ
シュバッファを設けることによって画像の生成・処理装
置を高速に実行することができ、その実用的効果は大き
い。

【図面の簡単な説明】

第１図は本発明における一実施例の画像メモリ装置の構
成方法を示す概念図、第２図は同実施例の画像メモリ装
置を用いた第１の画像処理装置の構成図、第３図は同実
施例の画像メモリ装置を用いた第２の画像処理装置の構
成図、第４図は基本的な画像処理装置の説明図、第６図
は従来の画像メモリ装置の構成図である。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名１１
１１図 （α） １ワード ％１列　　　　　　　　　　　第２列 １１−−一矢・！フシくツ７７（１フード）１２−一一
キ賃ツシらノ（ソファに少１束ジする者１貸にテ―り（
１フード） １２　　国 １３−ｍ−〜〜う−ｙ〈ソファ（Ｋワード）１４−−−
ヘト１ヅうａノ＼ソフア１；夕４輩コ］ｉか勤象テ一り
（Ｋフード） ＠３１！１

Claims (3)

【特許請求の範囲】
1. （１）データの読み出しあるいは書き込みの単位となる
   １ワード内に、垂直方向Ｌライン（Ｌ＞＝２）、水平方
   向画素（Ｍ＞＝１）の画素ブロックの各画素についてＮ
   ビット（Ｎ＞＝１）の色（あるいは階調）情報を記憶し
   、１ワードが（Ｌ×Ｍ×Ｎ）ビットから構成されること
   を特徴とする画像メモリ装置。
2. （２）連続するアドレスに、水平方向に並ぶ画素ブロッ
   クを割り当てることを特徴とする特許請求の範囲第１項
   記載の画像メモリ装置。
3. （３）データの読み出しあるいは書き込みの単位となる
   １ワード内に、垂直方向Ｌライン（Ｌ＞＝２）、水平方
   向Ｍ画素（Ｍ＞＝１）の画素ブロックの各画素について
   Ｎビット（Ｈ＞＝１）の色（あるいは階調）情報をもつ
   （Ｌ×Ｍ×Ｎ）ビット／ワードから構成された画像メモ
   リ装置と、内部に少なくとも１ワードのキャッシュバッ
   ファを設け、前記画像メモリ装置にアクセスする代わり
   にその複製としての前記キャッシュバッファに読み書き
   し、前記キャッシュバッファに存在しない情報にアクセ
   スする必要が生じた時点で前記キャッシュバッファと前
   記画像メモリ装置間の転送を行なう画像プロセッサとか
   ら構成されることを特徴とする画像処理装置。