JPS60112095A - コンピユータデイスプレイ装置におけるイメージ更新方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、コンピュータディスプレイ装置におけるイメ
ージ更新方法及び装置に関し、更に詳細には、イメージ
を表わすデータを記憶しかつディスプレイ装置に転送す
る方法及び装置に関する。

〔従来技術〕

多くのコンピュータ装置において、ディジタルイメージ
により情報を表示してユーザに送ることは、極めて一般
的である。これらイメージ−１たとえばアルファニュメ
リツク（英数）文字、カーテシアン（Ｃａｒｔｅｓｉａ
ｎ）グラフや他の絵表示等、様々な形態をとっている。

多くの場合、ディジクルイメージは、ラスク走査ビデオ
モニタやプリンタ等のディスプレイ装置によシューブに
伝達されている。また、一般には、ディスプレイされる
イメージは、ディジタル形式で記憶され、マニピュレー
トされかつディスプレイされている。

大抵ノコンピュータディスプレイ装置において、ディス
プレイ上のイメージを構成する絵素を表わスハイナリ量
の形式のデータは、各データビット（ｌまたは０）がデ
ィスプレイ上の対応する絵素（「ピクセル」）にマツプ
されるように、「フレームバッファ」と呼ばれているメ
モリに記憶される。イメージを構成する各ピクセルの表
示を記憶するのに使用されるメモリは、「ビット−マツ
プメモリ」として知られている。従って、メモリに含ま
れているデータとディスプレイされるイメージとの間に
は一対−の対応関係がある。多くのビット−マツプは、
カラーが各ビット−マツプに関連するようにメモリ内に
形成されておシ、それによシ適当なカラーモニタ等に多
重カラーイメージをディスプレイすることができる。デ
ィジタルイメージを発生及びマニビュレートするには、
修正後、ビット−マツプの多数のビットを更新する必要
がある。

多くのディスプレイ装置は、フレームバッファとして「
デュアルポート」メモリ装置をそれによつてディスプレ
イされているイメージを構成するデータを、ディスプレ
イプロセッサが、デユアルーボートメモリ内に現在記憶
されているデータを更新できるように、読出すことがで
きる。ディスプレイプロセッサは、デユアルーボートメ
モリ装置からデータを先ず読出し、続いて内部でデータ
を修正して、ディスプレイされる新しいイメージの適当
なバイナリ表示を形成する必要がしばしばある。次にこ
の更新されたデータは、続けてディスプレイするため特
定のディスプレイ装置により他のメモーリボートを介し
てアクセスされ得るように、デユアルーボート・メモリ
に再び俳込まなければならない。

デユアルーボートメモリディスプレイ装置ｊｅを使用す
ると、ディスプレイ装置がディスプレイするためビット
−マッグメモリの内容を読出している（内容を読出す過
程は一般に「リフレッシュライフル」と呼称している）
間、ディスプレイプロセッサハテータを更新できないの
で、システムパフォーマンスが著しく低下する。また、
ディスプレイプロセッサは、デユアルーボートメモリフ
レームバッファ内に記憶されたデータを、しばしば読出
し、そのデータを修正し、さらにデータをメモリに書き
戻さなければならない。さらに、ディスプレイ装置によ
シリフレッシュサイクルを実行する必要がある上、ディ
スプレイプロセッサによる読出し及び書込みザイクルを
必要とするので、ディスプレイするためイメージを更新
しかつ発生する除の全体的な速度が低下してしまう。

ビット−マッグに表示されたイメージをマニピュシート
する速度を制限する一つの要因は、メモリを構成するメ
モリ装置のサイクル時間である。

一般的には、各メモリ装置はディスプレイを形成する瞬
接ビクセルまたは他のディスプレイエレメントのブロッ
クを表示している。このように、ライン（「ベクトル」
）のようなディジタルイメージは複数のビクセルによシ
表示され、その状態は全ビット−マツプの一部を表わす
メモリ装置に記憶される。従って、アニメーションのよ
うな、高速グラフィックイメージマニビュレーションヲ
要する用途では、コンピュータ装置がディジタルイメー
ジを更新しかつディスプレイすることができる速度は、
メモリ装置のサイクル時間によシ決まってしまう。ダイ
ナミック・ランダムアクセスメモリ（ｏ−ＲＡＭ）のよ
うなメモリ装置は、約数ｒナノ秒のサイクル時間を有し
ている。従って、コンピュータまたはディスプレイプロ
セッサがディスプレイメモリ装置よシも速くデータマニ
ピユレーションできるシステムでは、全体的なシステム
パフォーマンスは、フレームバッファを構成スるメモリ
装置のサイクル時間の限界によシ制限されてしまう。

〔発明の概要〕 本発明は、イメージを構成するデータを有効に修正し、
かつディスプレイ装置にディスプレイするため、そのデ
ータをフレームバッファに転送する装置及び方法を提供
する。従って、本発明は、ディスプレイプロセッサによ
シ高速でイメージを更新かつ修正することができるので
、従来のような、デユアルーボートメモリディスプレイ
装置に伴う遅延を回避することができる。

本発明は、ディジタルコンピュータにおいて最も有効に
使用し得、高速グラフィックディスプレイ能力を有する
コンピュータメモリ構成を提供する。ディスプレイされ
るディジタルイメージを表わせデータは、ディスプレイ
プロセッサによシ発生され及び／またはマニピュレート
され、かつディスプレイプロセッサの主メモリの選択さ
れた部分に記憶される。記憶されたイメージに対するそ
の後の修正は、主メモリからデータを読出し、そのデー
タに対して適当な操作を行ない、さらにそのデータを主
メモリに書き戻すデータプロセッサによシ行なわれる。

更新されたデータはそれらがディスプレイプロセッサに
よシ更新された順序でイメージを順次記憶するバッファ
メモリに送られる。バッファメモリに記憶されたデータ
は、さらにディスプレイするため牙特定のディスプレイ
装置のディスプレイフレームバッファに送られる。

さらに、フレームバッファがディスプレイをリフレッシ
ュしていない期間に、バッファメモリからフレームバッ
ファへデータを転送する。コノように、ディスプレイプ
ロセッサは、ディスプレイ装置のリフレッシュサイクル
によるタイミング制限とは無関係に、ディスプレイされ
るイメージを更新しかつマニビュレートすることができ
る。

〔実施例〕

本発明のコンピュータメモリ構成は、ディジタルコンピ
ュータにおいて最も有効に使用し得、かつ高速グラフィ
ックディスプレイ能力を有する。

また、以下の説明における特定のメモリサイズ、データ
通路等、詳細な記載は、本発明の理解を助けるだめのも
のであシ、本発明はこれら記載に限定されるものではな
い。また、周知の電気回路については、本発明を不明瞭
にしないため、ブロック図によシ示している。

以下添付の図面に基いて、本発明の詳細な説明するに尚
シ、先ず従来技術について説明する。

第１（ａ）図は、代表的な従来のデユアルーポート・ビ
デオディスプレイ装置の機能ブロック図を示している。

このディスプレイ装置は、中央処理装置（ＣＰＵ）　ｉ
　ｏを有し、ＣＰＵ１０はデユアルーポート・フレーム
バッファメモリ１４に接続さｈ　た専用ディスプレイプ
ロセッサまたは汎用ディジタルコンピュータから成って
いる。上記メモリ１４は、ビデオモニタ１６にディスプ
レイされるイメージを表わすデータの形で、複数のバイ
ナリ量ヲ記憶する。図示のように、ビデオモニタ１６は
メモリ１４の第゛２のボートに接続され、ＣＰＵ１０と
ビデオモニタ１６の両方がデユアルーポート・フレーム
バッファメモリ１４内に記憶されたデータをアクセスで
きるようにされている。

第１（ｂ）図に示すように、デユアルーポート・フレー
ムバッファメモリ１４は、フレーム更新サイクルとビデ
オ・リフレッシュ・サイクルを交互に行なう。フレーム
更新サイクルにおいて、ＣＰＵＫメモリ１４に記憶され
たデータを読出し、書込みまたは修正し、その後のビデ
オモニタ１６へのディスプレイに備える。また、ビデオ
・リフレッシュ・サイクルにおいて、デユアルーポート
・メモリ１４に記憶されたデータは、ビデオモニタ１６
にディスプレイされたイメージをリフレッシュするため
読出される。デユアルーポート・メモ１月４に記憶され
たデータの修正には、ＣＰＵ１０が読出しサイクルを開
始して、現在のディスプレイの内容を構成する、メモリ
１４に記憶されたデータを読出し、このデータを修正し
、さらにデータをデユアルーポート・メモリ１４に再び
岩込むことが必要である。ディスプレイイメージを更新
するのに、フレームバッファへのアクセスをビデオリフ
レッシュサイクルに匹敵する、読出し、修正、書込みサ
イクルを必要とするだめ、システムパフォーマンスの低
下を招いていた。システムパフォーマンス低下の主な要
因は、実際上、フレームバッファを更新するため読出し
動作を実行する際、ＣＰＵｌ０は、メモリ１４から供給
されるデータを待機しなければならないという点にあっ
た。

第２図は、第１　（ａ）図に示したような従来のコンピ
ュータディスプレイ装置に見られるような欠点を克服し
た本発明の実施例を示している。本実施例では、ＣＰＵ
１０は、大抵のコンピュータ装置において一般的な（コ
アメモリのような）主メモリ１８に直接的に接続してい
る。図示のように、主メモリ１８の一部は、ビデオモニ
タ１６または他のディスプレイ装置におけるディスプレ
イ・エレメントのビット−マツプ表示を構成するディス
プレイデータ（フレーム・バッファイメージ２２）のコ
ピーを含んでいる。フレームバッファイメージ２２を構
成する、記憶されたディスプレイデータは、コンピュー
タシステムにおいて一般的な標準読出し及び書込みサイ
クルを使用するＣＰＵ１０によシ高速で更新及びマニピ
ュレートされる。後述するように、フレームバッファイ
メージ２２が更新される速度は、コンピュータシステム
の動作速度の関数であシ、ディスプレイ装置のリフレッ
シュ速度にはほとんど左右されない。更新されたディス
プレイデータは、一連の順次書込み動作によシバラフア
メモリ２６に転送され、一時記憶される。

本実施例では、バッファメモリ２６は、ディスプレイさ
れる多くの一連のフレーム・バッファ・イメージを構成
するデータを保持するのに十分な量のメモリを含んでい
る。

バッファメモリ２６は、ビデオモニタ１６にディスプレ
イされるビデオイメージをリフレッシュするのに使用さ
れるディスプレイ・アレーン、・バッファ２８に接続し
ている０前述したようにディスプレイ・フレーム・バッ
ファ２８　ハ、ｍ　１　（ｂ）図及び第３図に示すよう
に、フレーム更新サイクルとリフレッシュサイクルを交
互に行なう。従って、バッファメモリ２６に記憶された
データは、フレーム更新サイクルにおいてはディスプレ
イされたイメージを更新するため、ディスプレイ・フレ
ームバッファ２８に書込まれ、また、データがディスプ
レイフレームバッファ２日から読出されかつディスプレ
イするため適当な形式でビデオモータ１６に送られるビ
デオリフレッシユザイク／ｌ／においてハ、ティスプレ
ィ・フレーム・バッファ２８には書込まれない。なお本
実施例では、バッファメモリ２６は、フレーム・バッフ
ァ・イメージ２２に、更新されたイメージを一時的に記
憶する装置。

とじて動作するが、記憶されたデータに対して行なわれ
るオペレーションによりこの期間においてデータの変換
が行なわれる。このような変換は、データスムージング
及びエンハンスメントの他、たとえばアドレスマツピン
グ、クリッピング、ローテーションを含んでいる。

第２図は、ビデオモニタ１６を用いる場合のディスプレ
イ装置を示しているが、たとえば、レーザまたはインク
ジェットプリンタ等の他のディスプレイ装置を使用して
もよい。

バッファメモリ２６に記憶されたデータのディスプレイ
・フレーム・バッファ２Ｂへの転送ａｉは、特定のディ
スプレイ装置の速度の関数であシ、ｃｐＵｌｏが主メモ
リ１８内のフレーム・バッファ・イメージ２２におにイ
メージ・ディスプレイ・データを更新する速度とは実質
的には無関係である。従って、本発明はビデオリフレッ
シュ及びフレーム更新゛す゛イクルの実行の他、書込み
動作に費す期間にわたシ、データをディスプレイプロセ
ッサに送らなければならないデユアルーポート・システ
ムを必要としないで済む。また、本発明では、ＣＰＵ１
０により主メモリ１８のフレーム・バッファ・イメージ
２２に対して読出し動作が行なわれるので、フレーム・
バッファ・イメージ２２、バッファメモリ２６及びディ
スプレイ・フレーム・バッファ２８間には、書込み動作
のみが行なわれる。

第３図は、本発明の動作を示したタイミング図である。

図示のように、ＣＰＵ１０は、主メモ１月８へ及び主メ
モリから読出し及び書込みデータ動作を連続的に及び交
互に行ない、その後ディスプレイサレルフレームパツフ
ァイメージ２２を構成スするデータを更新かつマニピュ
レートする。同様に、前に述べたように、ディスプレイ
・フレーム・バッファ２８は、ビデオリフレッシュ及び
フレーム更新サイクルを交互に実行する。バッファメモ
リ２６を使用することにより、フレームバッファイメー
ジ２２に最初から記憶されかつ一時記憶のためバッファ
メモリ２６に送られる更新されたイメージディスプレイ
ブータラ、フレームバッファ更新ザイクルにおいてディ
スプレイバッファ２８に書込むことができる。

従って、バッファメモリ２６に接続したフレームバッフ
ァイメージ２２を使用することにより、本’ＱｔＪＪハ
、ｃｐｔｒがフレームバッファイメージ２２を更新する
レートを、ディスプレイ・フレーム・バッファ２８に更
新データを転送できるレートから著しく変えることがで
きる。ＣＰＬ７１０にょるフレームバッファイメージ２
２への書込み動作の数が最大ビデオフレーム更新レート
を越えない場合には、ディスプレイ装ｆ６．は主メモリ
のサイクル速度で動作する。一方、主メモリ１８として
高速メモリ装置を使用し、ＣＰＵによる書込み動作の数
がディスプレイフレームバッファ更新レートの速度を越
える場合には、全ディスプレイ装置の速度は、バッファ
メモリが一杯でさらにデータを受け入れられないような
、はとんであシそうもない場合にのみ制限されるに過ぎ
ない。

以上のように、本発明はディスプレイ装置において高速
グラフィックマニピュレーションヲ行なうことができる
。

【図面の簡単な説明】

第１（ｐ、ｊ図は、一般的な従来ディスプレイ装置の機
能ブロック図、第１（ｂ）図はビデオディスプレイ装置
上にデータをディスプレイするためのフレームＭＬ　ｉ
　＆　Ｕビデオリフレッシュサイクルシーケンスを示し
たタイミング図、第２図は本発明の実施例の機能ブロッ
ク図、第３図は更新されたイメージがディスプレイされ
るレートを最大にするため、本発明の動作ソーケンスを
示したタイミング図である。 １０１１・・−ＣＰＩＪ、１４””’デユアルーボート
・フレームバッファメモリ、１６・−９Φビデオモニタ
、１８−・−９主メモリ、２２・・・・フレームバッフ
ァイメージ、２６・φ・拳バツンアメモリ、２８＃・・
拳ディスプレイフレームバッファ。 特許出願人　ザン・マイクロシステムズ・インコーボレ
ーブソド代理人山川　政耐（ほか２名）

Claims (1)

1. 【特許請求の範囲】 （１１中央処理装置（ＣＰＵ）、主メモリ及びイメージ
   をディスプレイするディスプレイ装置とを含むコンピュ
   ータディスプレイ装置におけるイメージ更新方法であっ
   て； ディスプレイされるイメージを形成するディスプレイエ
   レメントを表わしかつ上記主メモリへの読出し及び書込
   み動作において上記ＣＰＵによシ選択的に更新される複
   数のデータポイントを上記主メモリに記憶する過程と； 上記主メモリから、上記主メモリに接続したバックアメ
   モリ装置へ一時記憶するため上記更新されたデータポイ
   ントを転送する過程と；上記ディスプレイ装置が、上記
   更新されたデータポインによシ形成されたイメージをデ
   ィスプレイするよう、上記バッファ装置から、上記ディ
   スプレイ装置に接続したフレーム・バッファ・メモリ装
   置へ上記更新されたデータポイントを転送する過程とか
   ら成シ、上記更新されたデータポイントは上記フレーム
   バッファ装置が上記ディスプレイをリフレッシュしてい
   る期間の間に、上記フレームバッファ装置へ転送され、
   従ってイメージは上記ＣＰＵによシ更新され高速でディ
   スプレイされることを特徴とするイメージ更新方法。 （２、特許請求の範囲第１項記載の方法において、バッ
   クアメモリ装置は、順次ディスプレイするため、更新さ
   れた複数のイメージを表わすデータポイントを記憶し、
   かつフレームバッファ装置ハリフレッシュの期間と期間
   の間で上記データポイントを順次受信することを特徴と
   するイメージ更新方法。 （３）特許請求の範囲第２項記載の方法において、ディ
   スプレイはラスク走査ビデオディスプレイから成ること
   を特徴とするイメージ更新方法。 （４）特許請求の範囲第２項記載の方法において、順次
   ディスプレイするためデータポイントをフレームバツフ
   ァ装置に送る前に、上記データポイントを操作すること
   にょシ上記更新されたデータポイントを変換する過程を
   有することを特徴とするイメージ更新方法。 （５）ディスプレイ上にディスプレイされるイメージを
   形成するディスプレイエレメントを表わしがつ読出し及
   び書込み動作においてＣＰＵにょシ選択的に更新される
   複数のデータポイントを記憶する、上記ＣＰＵに接続し
   た主メモリ装置と；現在ディスプレイされているイメー
   ジを表わすデータポイントを記憶し、かつ上記更新され
   たデータポイントにょシ形成されるイメージをディスプ
   レイするよう上記ディスプレイを周期的にリフレッシュ
   する上記ディスプレイ装置に接続し７’Ｃ７レームバツ
   ンア装置と； 上記主メモリ装置からの上記更新されたデータポイント
   を受信しかつ記憶し、さらに上記フレームバッファ装置
   が上記ディスプレイをリフレッシュしている期間の間、
   上記フレームバッファ装置に上記更新されたデータポイ
   ントを転送する、上記在メモリ装置に接続したバッファ
   メモリ装置とから成シ、イメージは上記ＣＰＵによシ更
   新され、かつ高速でディスプレイされることを特徴とす
   る中央処理装置（ＣＰＵ）と、ディスプレイ上にイメー
   ジをディスプレイするディスプレイ装置とを含むコンピ
   ュータディスプレイ装置におけるイメージ更新装置。 （６）特許請求の範囲第５項記載の装置において、バッ
   ファメモリ装置は、順次ディスプレイするため複数のイ
   メージを表わすデータポイントを記憶シ、かつフレーム
   バッファ装置は、リフレッシュ期間の間で上記データポ
   イントを順次受信することを特徴とするイメージ更新装
   置。 （７）特許請求の範囲第６項記載の装置において、ディ
   スプレイは、ラスク走査ビデオディスプレイであること
   を特徴とするイメージ更新装置。 （８）特許請求の範囲第６項記載の装置において、バッ
   ファメモリ装置は、ディスプレイするためデータポイン
   トをフレームバッファ装置に送る一前に、上記データポ
   イントに対して変換を行なう変換手段を含んでいること
   を特徴とするイメージ更新装置。