JPS58169185A - メモリのアクセス方式 - Google Patents
メモリのアクセス方式Info
- Publication number
- JPS58169185A JPS58169185A JP57052995A JP5299582A JPS58169185A JP S58169185 A JPS58169185 A JP S58169185A JP 57052995 A JP57052995 A JP 57052995A JP 5299582 A JP5299582 A JP 5299582A JP S58169185 A JPS58169185 A JP S58169185A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bits
- decoder
- bit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（８）発明の技術分針
本発明は％１Ｃ１ｉｉＩ！１ｇ＃処理システムに用いら
れるメモリのアクセス方式に関する。
れるメモリのアクセス方式に関する。
■）ｈ術のＮｊ！１
＆像は人聞の感覚器１の中で特に発達している視覚を利
用しようとするものであり、プンビーータの処理結果を
人間に伝達する媒体として最適の４のといわれている。
用しようとするものであり、プンビーータの処理結果を
人間に伝達する媒体として最適の４のといわれている。
そして伝達効果を更にあけるために各種の補助機能が用
いられているが、表示面上において画像を移動させる方
法奄その一例として各種０＠像処理システムにおいて頻
繁に用いられるようになりた。
いられているが、表示面上において画像を移動させる方
法奄その一例として各種０＠像処理システムにおいて頻
繁に用いられるようになりた。
（Ｑ Ｉ来技術と問題点
例えけりフレッシュ形の１ｉｉｌ像表示錬ｔにおいては
表示面分のｈ＆に対応したバッフアメ毫すを備えパクフ
ァメ峰りの内容を繰返し表示するものであり、表示のｔ
更をおこなうにはバックアメモリの内容の書替えをおこ
なりている。
表示面分のｈ＆に対応したバッフアメ毫すを備えパクフ
ァメ峰りの内容を繰返し表示するものであり、表示のｔ
更をおこなうにはバックアメモリの内容の書替えをおこ
なりている。
し九がって、−像を水平方向に移動させるためにはパッ
クアメモリの内容をそのように書替えればよい。モノク
ローム式表示装置においては１ｍ素分のデータは通常１
ビツトであるので、１ビツトずつシフトして書替えれは
１１１ｍは水平方向に１画素分ずつ移動するわけである
。
クアメモリの内容をそのように書替えればよい。モノク
ローム式表示装置においては１ｍ素分のデータは通常１
ビツトであるので、１ビツトずつシフトして書替えれは
１１１ｍは水平方向に１画素分ずつ移動するわけである
。
ところが従来のメ毫すのアクセス方式においては、デー
タにはビット・バイトあるいはワード単位罠アドレスが
与えられ、且つメモリの内容の書替え社アドレス岸位す
力わちビット・バイトあるいれワード単位におこ々って
いた。このため１ビツトのシフトも１バイトあるいは１
ワードのシフトと同じ処丹時間を要し、これ以上早くす
ることができないという欠点があった。
タにはビット・バイトあるいはワード単位罠アドレスが
与えられ、且つメモリの内容の書替え社アドレス岸位す
力わちビット・バイトあるいれワード単位におこ々って
いた。このため１ビツトのシフトも１バイトあるいは１
ワードのシフトと同じ処丹時間を要し、これ以上早くす
ることができないという欠点があった。
（ハ）発明の目的
本発明の目的は、前記従来例の欠点の排除、すなわち、
１バイト分あるいは１ワ一ド分の構成ビット数よりも少
々いビット数をシフトしてデータの書込みをおこなう場
合、その速度を従来より本増大し得るメモリのアクセス
方式を提供するととＫある。
１バイト分あるいは１ワ一ド分の構成ビット数よりも少
々いビット数をシフトしてデータの書込みをおこなう場
合、その速度を従来より本増大し得るメモリのアクセス
方式を提供するととＫある。
（ト）発明の構成
本発明になるメモリのアクセス方式は、入力データを所
定のビット数シフトして出力するデータデコーダと、前
記所定のと、ト数をあらかじめ記憶するレジスタと、前
記デコーダの出力データに対しビット毎にビット番号と
シフトされたビット数と、【応じてはｍ〜を指定するア
ド レスデコーダとを備え、所定のビット数シフトさせ九デ
ータの書込みを高速におこなうようにし九ものである。
定のビット数シフトして出力するデータデコーダと、前
記所定のと、ト数をあらかじめ記憶するレジスタと、前
記デコーダの出力データに対しビット毎にビット番号と
シフトされたビット数と、【応じてはｍ〜を指定するア
ド レスデコーダとを備え、所定のビット数シフトさせ九デ
ータの書込みを高速におこなうようにし九ものである。
（至）発−の実施例
次に本発明の要旨を図示実施例によって具体的に説−す
ゐ。
ゐ。
第１図は本発明一実施例のブロック図を示し、図におい
てｌはデータの書込みがなされるメモリ、２はデータバ
スを経て転送される入力データを後記レジスタの内容に
応じて所定のビット数シフトして出力するデータデコー
ダ、３祉データデコーダ２がシフトするビット数をあら
かじめ記憶するレジスタ、４はデータデコーダ２の出力
データに対しビット毎にビット番号とシフトされたビッ
ト数とに応じはじめのアドレスもしくは次のアドレスを
指定するアドレスデコーダである。
てｌはデータの書込みがなされるメモリ、２はデータバ
スを経て転送される入力データを後記レジスタの内容に
応じて所定のビット数シフトして出力するデータデコー
ダ、３祉データデコーダ２がシフトするビット数をあら
かじめ記憶するレジスタ、４はデータデコーダ２の出力
データに対しビット毎にビット番号とシフトされたビッ
ト数とに応じはじめのアドレスもしくは次のアドレスを
指定するアドレスデコーダである。
このような構成において、例えばデータ長ｔ８ビット、
シフトするビット数を３ビツトとする場合について説明
をおこなう０まずシフトするビ。
シフトするビット数を３ビツトとする場合について説明
をおこなう０まずシフトするビ。
ト数「３」をレジスタ３にあらかじめ記憶する０これに
従ってデータデコーダ２は転送され九人カデータを３ビ
ツトずつシフトしてメモリＩＫ送るＣデータデコーダ２
に転送さ第１たある入力データに与えられていたはじめ
のアドレスをＮとすれば、アドレスデコーダ４は第２図
に示すように前記データのうちビット番号ｂ１とｂ３と
ｂ４とｂ５のビットに対してはアドレスＮを、またビッ
ト番号ｂ６とｂ７とｂ８のビットに対してはアドレス（
Ｎ＋１）を指定する。以下の入力データに対しても同様
にしてアドレス指定をおこなう。
従ってデータデコーダ２は転送され九人カデータを３ビ
ツトずつシフトしてメモリＩＫ送るＣデータデコーダ２
に転送さ第１たある入力データに与えられていたはじめ
のアドレスをＮとすれば、アドレスデコーダ４は第２図
に示すように前記データのうちビット番号ｂ１とｂ３と
ｂ４とｂ５のビットに対してはアドレスＮを、またビッ
ト番号ｂ６とｂ７とｂ８のビットに対してはアドレス（
Ｎ＋１）を指定する。以下の入力データに対しても同様
にしてアドレス指定をおこなう。
このように、レジスタ３に任意のビット数を記憶するこ
とＫよって任意のビット数をシフトしてメモリｌにデー
タの書込みをおこなうことができるのであるが、このシ
フトのために１通常の書込みの場合に比し特別の時間を
要することがない。
とＫよって任意のビット数をシフトしてメモリｌにデー
タの書込みをおこなうことができるのであるが、このシ
フトのために１通常の書込みの場合に比し特別の時間を
要することがない。
（２）発−の効果
実施例によって説明したように、本発明によるメモリの
アクセス方式によれば、１バイト分あるいは１ワ一ド分
のビット数より少ない任意のビット数をシフトしてメモ
リにデータの書込みをおζなう場合、その速度を従来よ
りも増大することができる。したがって本発明を画像テ
く示装置に適用した場合、表示画像を水平力向に移動さ
せる時間を従来よりも短縮することができる。またホス
トコンピュータの負荷を１滅することもできるＣ７
アクセス方式によれば、１バイト分あるいは１ワ一ド分
のビット数より少ない任意のビット数をシフトしてメモ
リにデータの書込みをおζなう場合、その速度を従来よ
りも増大することができる。したがって本発明を画像テ
く示装置に適用した場合、表示画像を水平力向に移動さ
せる時間を従来よりも短縮することができる。またホス
トコンピュータの負荷を１滅することもできるＣ７
Claims (1)
- 入力データを所定のピット数シフトして出力するデータ
デコーダと、前記所定のビット数をあらかじめ記憶する
レジスタと、前記データデコーダの出力データに対しビ
ット毎にビットｔ＊とシフトされたピット数とに応じて
はじめのアドレスもしくは次のアドレスを指定するアド
レスデコーダとを備え、所定のビット数シフトさせてデ
ータの書込みをおこなうことを％黴とするメモリのアク
セス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57052995A JPS58169185A (ja) | 1982-03-31 | 1982-03-31 | メモリのアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57052995A JPS58169185A (ja) | 1982-03-31 | 1982-03-31 | メモリのアクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58169185A true JPS58169185A (ja) | 1983-10-05 |
Family
ID=12930502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57052995A Pending JPS58169185A (ja) | 1982-03-31 | 1982-03-31 | メモリのアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58169185A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60172085A (ja) * | 1984-02-17 | 1985-09-05 | 株式会社日立製作所 | 図形処理装置 |
| JPS63147191A (ja) * | 1986-12-10 | 1988-06-20 | 松下電器産業株式会社 | 画素デ−タ処理装置 |
| JPS63298545A (ja) * | 1987-05-29 | 1988-12-06 | Matsushita Electric Ind Co Ltd | メモリ装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53111244A (en) * | 1976-12-29 | 1978-09-28 | Fujitsu Ltd | Display system for position |
-
1982
- 1982-03-31 JP JP57052995A patent/JPS58169185A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53111244A (en) * | 1976-12-29 | 1978-09-28 | Fujitsu Ltd | Display system for position |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60172085A (ja) * | 1984-02-17 | 1985-09-05 | 株式会社日立製作所 | 図形処理装置 |
| JPH0562348B2 (ja) * | 1984-02-17 | 1993-09-08 | Hitachi Ltd | |
| JPS63147191A (ja) * | 1986-12-10 | 1988-06-20 | 松下電器産業株式会社 | 画素デ−タ処理装置 |
| JPS63298545A (ja) * | 1987-05-29 | 1988-12-06 | Matsushita Electric Ind Co Ltd | メモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4688190A (en) | High speed frame buffer refresh apparatus and method | |
| JPS61188582A (ja) | マルチウインドウ書込み制御装置 | |
| JPS58169185A (ja) | メモリのアクセス方式 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JPS593471A (ja) | 画像メモリ制御方式 | |
| JPS5872188A (ja) | 画像メモリ用アドレス制御装置 | |
| JP2699482B2 (ja) | データ転送制御装置 | |
| JP2867482B2 (ja) | 画像処理装置 | |
| JP2642087B2 (ja) | 主記憶装置間データ転送処理機構 | |
| JPH01270176A (ja) | 部分イメージの切出しが可能なグラフイツク表示システム | |
| JPS63121889A (ja) | ビツトマツプ式表示装置 | |
| JPS58169628A (ja) | デイスプレイ装置の制御方法及び制御装置 | |
| KR960018863A (ko) | 화상출력장치 및 화상복호화 장치 | |
| JPS5818652B2 (ja) | ブラウン管表示制御装置 | |
| JPS63255778A (ja) | 画像処理装置 | |
| JPS58118694A (ja) | キヤラクタデイスプレイのリフレツシユメモリへ書き込む方法 | |
| JPS60237489A (ja) | 文字表示方式 | |
| JPH02105264A (ja) | 図形データ処理用メモリー装置 | |
| JPS58154888A (ja) | 表示装置の高速処理装置 | |
| JPS62293288A (ja) | 文字パタ−ン転送方式 | |
| JPS60173587A (ja) | デ−タ処理装置 | |
| JPS62209485A (ja) | 文字パタ−ン発生装置 | |
| JPS6064389A (ja) | デ−タ表示方法 | |
| JPS58129472A (ja) | ラスタ・スキヤン・デイスプレイ装置 | |
| JPS63175885A (ja) | Ｃｒｔ表示装置の表示メモリクリア方式 |