JPH01270176A - 部分イメージの切出しが可能なグラフイツク表示システム - Google Patents
部分イメージの切出しが可能なグラフイツク表示システムInfo
- Publication number
- JPH01270176A JPH01270176A JP63091913A JP9191388A JPH01270176A JP H01270176 A JPH01270176 A JP H01270176A JP 63091913 A JP63091913 A JP 63091913A JP 9191388 A JP9191388 A JP 9191388A JP H01270176 A JPH01270176 A JP H01270176A
- Authority
- JP
- Japan
- Prior art keywords
- storage area
- partial image
- original image
- display system
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 abstract description 23
- 230000006870 function Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
- G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
- G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Generation (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は部分イメージの切出しが可能なグラフィック表
示システムに係り、特にラスタ演算を利用して任意の部
分イメージを切出すことができるグラフィック表示シス
テムに係る。
示システムに係り、特にラスタ演算を利用して任意の部
分イメージを切出すことができるグラフィック表示シス
テムに係る。
Ｂ、従来技術
グラフィックを含むイメージ処理の分野では。
デイスプレィ（特にカラー・デイスプレィ）の画面上で
特定の部分イメージを指定して、切貼り等の操作を行う
ことがしばしばある。従来は、ソフトウェア又は専用の
ハードウェアを用いることによって部分イメージの切出
しが行われていた８例えば、本出願人の出願に係る特開
昭６１−３２８８８号公報は、部分イメージを切出して
画面上の別の場所に拡大表示するソフトウェア手法を開
示している。また１９８１年９月に発行されたＩ［３Ｍ
Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｕｒｅ Ｂｕｌ
、１ｅｔ ｎ第２４巻、第４号の１７７８〜１７８２頁
には、専用のＡＮＤゲートを用いて部分イメージを切出
す技術が開示されている。
特定の部分イメージを指定して、切貼り等の操作を行う
ことがしばしばある。従来は、ソフトウェア又は専用の
ハードウェアを用いることによって部分イメージの切出
しが行われていた８例えば、本出願人の出願に係る特開
昭６１−３２８８８号公報は、部分イメージを切出して
画面上の別の場所に拡大表示するソフトウェア手法を開
示している。また１９８１年９月に発行されたＩ［３Ｍ
Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｕｒｅ Ｂｕｌ
、１ｅｔ ｎ第２４巻、第４号の１７７８〜１７８２頁
には、専用のＡＮＤゲートを用いて部分イメージを切出
す技術が開示されている。
Ｃ１発明が解決しようとする問題点
部分イメージの切出しをソフトウェアで行う場合は高速
化に限界があり、また専用のハードウェアで行う場合は
高速処理は可能であるが、機能が固定されているため、
拡張性や融通性に欠け、またハードウェアも余分に設け
るのでコスト高にもなる。
化に限界があり、また専用のハードウェアで行う場合は
高速処理は可能であるが、機能が固定されているため、
拡張性や融通性に欠け、またハードウェアも余分に設け
るのでコスト高にもなる。
従って本発明の目的は、通、常のグラフインク表示シス
テムが備えているラスタ演算回路を利用して任意の部分
イメージを切出せるようにすることにある。
テムが備えているラスタ演算回路を利用して任意の部分
イメージを切出せるようにすることにある。
Ｄ０問題点を解決するための手段
本発明に従う部分イメージの切出しが可能なグラフィッ
ク表示システムは、イメージ記憶手段と。
ク表示システムは、イメージ記憶手段と。
切出すべき部分イメージの外形を描く外形描画手段と、
この外形に応じてマスク・データを生成するマスク・デ
ータ生成手段と、原イメージのうちマスク・データによ
ってマスクされていない部分だけをイメージ記憶手段に
書込む部分イメージ書込み手段とを備えている。イメー
ジ記憶手段は、全点アドレス指定可能（ＡＰＡ）メモリ
であって、原イメージを記憶するための原イメージ記憶
域、前記外形を表わすドット・パターンを記憶するため
の作業記憶域、及び部分イメージを記憶するための転送
先記憶域が設定される。マスク・データ生成手段は、外
形ドット・パターンによって囲まれた領域をノンマスク
状態とし且つその他をマスク状態とするマスク・データ
を生成する。部分イメージ書込み手段は、部分イメージ
と所定のパターン・データとを組合せて転送先記憶域に
書込むこともできる。
この外形に応じてマスク・データを生成するマスク・デ
ータ生成手段と、原イメージのうちマスク・データによ
ってマスクされていない部分だけをイメージ記憶手段に
書込む部分イメージ書込み手段とを備えている。イメー
ジ記憶手段は、全点アドレス指定可能（ＡＰＡ）メモリ
であって、原イメージを記憶するための原イメージ記憶
域、前記外形を表わすドット・パターンを記憶するため
の作業記憶域、及び部分イメージを記憶するための転送
先記憶域が設定される。マスク・データ生成手段は、外
形ドット・パターンによって囲まれた領域をノンマスク
状態とし且つその他をマスク状態とするマスク・データ
を生成する。部分イメージ書込み手段は、部分イメージ
と所定のパターン・データとを組合せて転送先記憶域に
書込むこともできる。
Ｅ、実施例
本発明に従うグラフィック表示システムの構成を第１図
に示す０本システムは、部分イメージが切出される原イ
メージを記憶するＡＰＡメモリ１０と、切出すべき部分
イメージの外形を描く外形描画装置１２と、この外形描
画装置１２によって描かれた外形のデータに基いてマス
ク・データを生成するマスク・データ生成器１４と、Ａ
ＰＡメモリ１０から読出されたイメージ・データに対し
ビット単位の処理を可能にするためのビット操作回路１
６と、ラスタ演算回路１８と、マスク・データ生成器１
４からのマスク・データ又はラスタ演算回路１８からの
イメージ・データを選択してＡＰＡメモリ１０のデータ
入力端子へ供給するマルチプレクサ（ＭＵＸ）２０と、
ＡＰＡメモリ１０から読出されたイメージ・データを表
示用の信号に変換するビデオ回路２２と、このビデオ回
路２２からの信号により可視表示を行う表示装置２４と
、全体の制御を受持つ制御装置２６とを含んでいる。本
発明はカラー表示システムにもモノクロ表示システムに
も適用できるが、以下では、１画素がｎビット（例えば
ｎ＝４）から成るカラー表示システムを例にとって説明
を行うことにする。
に示す０本システムは、部分イメージが切出される原イ
メージを記憶するＡＰＡメモリ１０と、切出すべき部分
イメージの外形を描く外形描画装置１２と、この外形描
画装置１２によって描かれた外形のデータに基いてマス
ク・データを生成するマスク・データ生成器１４と、Ａ
ＰＡメモリ１０から読出されたイメージ・データに対し
ビット単位の処理を可能にするためのビット操作回路１
６と、ラスタ演算回路１８と、マスク・データ生成器１
４からのマスク・データ又はラスタ演算回路１８からの
イメージ・データを選択してＡＰＡメモリ１０のデータ
入力端子へ供給するマルチプレクサ（ＭＵＸ）２０と、
ＡＰＡメモリ１０から読出されたイメージ・データを表
示用の信号に変換するビデオ回路２２と、このビデオ回
路２２からの信号により可視表示を行う表示装置２４と
、全体の制御を受持つ制御装置２６とを含んでいる。本
発明はカラー表示システムにもモノクロ表示システムに
も適用できるが、以下では、１画素がｎビット（例えば
ｎ＝４）から成るカラー表示システムを例にとって説明
を行うことにする。
周知のように、カラー表示システムにおいては、ＡＰＡ
メモリ１０はｎ枚のメモリ・プレーンで構成され、ＡＰ
Ａメモリ１０から読出されたｎビットの各画素データは
、ビデオ回路２２に設けられているパレット回路で実際
の表示色を表わすｍビット（例えばｍ＝６）のカラー・
データに変換されてディジタル・アナログ変換を受けた
後１表示装置ｉ’！２４へ供給される。
メモリ１０はｎ枚のメモリ・プレーンで構成され、ＡＰ
Ａメモリ１０から読出されたｎビットの各画素データは
、ビデオ回路２２に設けられているパレット回路で実際
の表示色を表わすｍビット（例えばｍ＝６）のカラー・
データに変換されてディジタル・アナログ変換を受けた
後１表示装置ｉ’！２４へ供給される。
次に、第２図を参照しながら、第１図のグラフィック表
示システムで実行される部分イメージの切出しについて
説明する。第２図はＡＰＡメモリ１０の内容を例示した
もので、原イメージ記憶域１０Ａ、切出すべき部分イメ
ージの外形を描くための作業記憶域ＬＯＢ、及び切出し
た部分イメージを転送する転送先記憶域１０Ｃを含んで
いる。
示システムで実行される部分イメージの切出しについて
説明する。第２図はＡＰＡメモリ１０の内容を例示した
もので、原イメージ記憶域１０Ａ、切出すべき部分イメ
ージの外形を描くための作業記憶域ＬＯＢ、及び切出し
た部分イメージを転送する転送先記憶域１０Ｃを含んで
いる。
これらの記憶域１０Ａ〜１０Ｃの大きさは同じである。
ＡＰＡメモリ１０はこれらの他に、パターン・データＩ
ＯＤ、ＩＯＥを含んでいてもよい。
ＯＤ、ＩＯＥを含んでいてもよい。
これらのパターン・データはラスタ演算回路１８で原イ
メージ・データと合成される。
メージ・データと合成される。
部分イメージを切出す場合、ユーザはまず外形描画装置
１２を用いて、記憶域１０Ａに記憶されている原イメー
ジから切出したい部分イメージを画定する外形（例えば
円）を描く。外形描画装置１２としては、グラフィック
表示システムに通常備えられているハードウェア描画機
構を利用することができる。本出願人の出願に係る特開
昭６１−２６１７７９号公報には、このようなハードウ
ェア描画機構を用いて円を含む二次曲線を描画する技術
が開示されている。表示装置２４の画面を見ながら対話
式で外形を描きたければ、外形描画装置１２としてマウ
スを用いればよい、いずれにしても、外形描画装置１２
によって描かれた外形を表わすドット・パターン１１は
作業記憶域１０Ｂに書込まれる。作業記憶域１０Ｂにお
ける外形ドット・パターン１１の位置は、原イメージ記
憶域１０Ａにおける部分イメージ１１′の位置に対応し
ている。本実施例においては、１ドツトがｎビットから
成っているが、外形ドツトに関する限り１ビツトでもよ
い、その場合は、ｎ枚のメモリ・ブレーンのうちの特定
の１枚に外形ドツトを書込むことになる。１ドツトがｎ
ビットの場合は、特定のｎビット・カラー・コードを外
形ドツトに割当てておけばよい。
１２を用いて、記憶域１０Ａに記憶されている原イメー
ジから切出したい部分イメージを画定する外形（例えば
円）を描く。外形描画装置１２としては、グラフィック
表示システムに通常備えられているハードウェア描画機
構を利用することができる。本出願人の出願に係る特開
昭６１−２６１７７９号公報には、このようなハードウ
ェア描画機構を用いて円を含む二次曲線を描画する技術
が開示されている。表示装置２４の画面を見ながら対話
式で外形を描きたければ、外形描画装置１２としてマウ
スを用いればよい、いずれにしても、外形描画装置１２
によって描かれた外形を表わすドット・パターン１１は
作業記憶域１０Ｂに書込まれる。作業記憶域１０Ｂにお
ける外形ドット・パターン１１の位置は、原イメージ記
憶域１０Ａにおける部分イメージ１１′の位置に対応し
ている。本実施例においては、１ドツトがｎビットから
成っているが、外形ドツトに関する限り１ビツトでもよ
い、その場合は、ｎ枚のメモリ・ブレーンのうちの特定
の１枚に外形ドツトを書込むことになる。１ドツトがｎ
ビットの場合は、特定のｎビット・カラー・コードを外
形ドツトに割当てておけばよい。
作業記憶域１０Ｂに書込まれる外形ドット・パターン１
１は、横方向に見た場合、１行当りの外形ドツト数が偶
数になっている０円を例にとると、上端及び下端を除い
ては、オンになっているドラ。
１は、横方向に見た場合、１行当りの外形ドツト数が偶
数になっている０円を例にとると、上端及び下端を除い
ては、オンになっているドラ。
トの数が１行当り２個であることは容易しこわがるが、
上端及び下端においては、隣接又は近接する２個のドツ
トがオンになるように作業記憶域１０Ｂへの書込みが行
われる。なお、通常の描画機構では１曲線を近似するた
めに隣接する２以上のドツトをターン・オンすることが
あるが、部分イメージの外形を描く時には、そのうち１
番外側のドツトだけがターン・オンされる。これにより
、１行当りの外形ドツト数を偶数にするという条件が満
たされる。この条件は、各行において、外形によって囲
まれた領域の始点及び終点を区別するためである１本実
施例では、０番を含む偶数番のドツトが始点を表わし、
奇数番のドツトが終点を表わしている。
上端及び下端においては、隣接又は近接する２個のドツ
トがオンになるように作業記憶域１０Ｂへの書込みが行
われる。なお、通常の描画機構では１曲線を近似するた
めに隣接する２以上のドツトをターン・オンすることが
あるが、部分イメージの外形を描く時には、そのうち１
番外側のドツトだけがターン・オンされる。これにより
、１行当りの外形ドツト数を偶数にするという条件が満
たされる。この条件は、各行において、外形によって囲
まれた領域の始点及び終点を区別するためである１本実
施例では、０番を含む偶数番のドツトが始点を表わし、
奇数番のドツトが終点を表わしている。
外形ドット・パターンの書込みが終ると１次に制御装置
２６の制御のもとに、ＡＰＡメモリ１０の作業記憶域１
０Ｂからマスク・データ生成器１４への読出しが行われ
る。ここでは、ＡＰＡメモリ１０のアクセス単位を１ワ
ード（１６ビツト）とする。制御装置２６は１作業記憶
域１０Ｂの左上のアドレスすなわち開始アドレスのとこ
ろから順に１ワードずつ読出して、マスク・データ生成
器１４へ供給する。マスク・データ生成器１４は、読出
されたワードに偶数番又は奇数番の外形ドツトが含まれ
ているかどうかを調べ、各行において、偶数番の外形ド
ツトから次の奇数番の外形ドツトまでをノンマスク状態
とし且つ残りをマスク状態とするマスク・データを生成
する。
２６の制御のもとに、ＡＰＡメモリ１０の作業記憶域１
０Ｂからマスク・データ生成器１４への読出しが行われ
る。ここでは、ＡＰＡメモリ１０のアクセス単位を１ワ
ード（１６ビツト）とする。制御装置２６は１作業記憶
域１０Ｂの左上のアドレスすなわち開始アドレスのとこ
ろから順に１ワードずつ読出して、マスク・データ生成
器１４へ供給する。マスク・データ生成器１４は、読出
されたワードに偶数番又は奇数番の外形ドツトが含まれ
ているかどうかを調べ、各行において、偶数番の外形ド
ツトから次の奇数番の外形ドツトまでをノンマスク状態
とし且つ残りをマスク状態とするマスク・データを生成
する。
マスク・データ生成器１４の構成例を第３図に示す。図
示の例では、マスク・データ生成器１４は、１６個の排
他的オア・ゲート３Ｏ−ｉ（ｉ−０，１、・・・・１５
）と１個のラッチ３２から成っている。排他的オア・ゲ
ート３０−ｉはカスケード接続されており、各ゲートの
出力が次段のゲートの入力になっている。最終段の排他
的オア・ゲート３０−１５の出力はラッチ３２を介して
初段の排他的オア・ゲート３０−０へ入力される。各ゲ
ートの第２の入力には、作業記憶域１０Ｂから読出され
た１ワードの対応するビットＢＯ−Ｂ１５が供給される
。排他的オア・ゲート３０−ｉの出力ＭＯ−Ｍ１５が１
ワードのマスク・データになる。
示の例では、マスク・データ生成器１４は、１６個の排
他的オア・ゲート３Ｏ−ｉ（ｉ−０，１、・・・・１５
）と１個のラッチ３２から成っている。排他的オア・ゲ
ート３０−ｉはカスケード接続されており、各ゲートの
出力が次段のゲートの入力になっている。最終段の排他
的オア・ゲート３０−１５の出力はラッチ３２を介して
初段の排他的オア・ゲート３０−０へ入力される。各ゲ
ートの第２の入力には、作業記憶域１０Ｂから読出され
た１ワードの対応するビットＢＯ−Ｂ１５が供給される
。排他的オア・ゲート３０−ｉの出力ＭＯ−Ｍ１５が１
ワードのマスク・データになる。
マスク・データ生成器１４を働かせる場合は、まず動作
に先立ってラッチ３２がクリアされる。
に先立ってラッチ３２がクリアされる。
作業記憶域１０Ｂからの読出しが行われていない状態で
は、ＢＯ〜Ｂ１５及びラッチ３２のＱ出力がすべてＯに
なっているのでマスク・データＭＯ〜Ｍ１５もすべて０
である。この状態は、作業記憶域１０Ｂから読出されて
きた各ワードの１６ビツトＢＯ−Ｂ１５がすべてＯであ
る限り維持される。今、読出されてきたワードに最初の
、すなわち０番の外形ドツトが含まれていたとする。そ
うすると、対応するビットＢｉが１になっているので、
これを入力として受取る排他的オア・ゲート３０−１の
出力Ｍｉが１になる。この出力Ｍｚは次段の排他的オア
・ゲート３Ｏ−（ｉ＋１）に入力されるので、その第２
人力Ｂｉ＋１が１でない限り、すなわち次の奇数番の外
形ドツトが含まれていない限り、排他的オア・ゲート３
Ｏ−（ｉ＋１）の出力Ｍ ｉ ＋ １も１になる。以下
同様に、次の奇数番の外形ドツトが含まれていない限り
、最終段の排他的オア・ゲート３０−１５に至るまで。
は、ＢＯ〜Ｂ１５及びラッチ３２のＱ出力がすべてＯに
なっているのでマスク・データＭＯ〜Ｍ１５もすべて０
である。この状態は、作業記憶域１０Ｂから読出されて
きた各ワードの１６ビツトＢＯ−Ｂ１５がすべてＯであ
る限り維持される。今、読出されてきたワードに最初の
、すなわち０番の外形ドツトが含まれていたとする。そ
うすると、対応するビットＢｉが１になっているので、
これを入力として受取る排他的オア・ゲート３０−１の
出力Ｍｉが１になる。この出力Ｍｚは次段の排他的オア
・ゲート３Ｏ−（ｉ＋１）に入力されるので、その第２
人力Ｂｉ＋１が１でない限り、すなわち次の奇数番の外
形ドツトが含まれていない限り、排他的オア・ゲート３
Ｏ−（ｉ＋１）の出力Ｍ ｉ ＋ １も１になる。以下
同様に、次の奇数番の外形ドツトが含まれていない限り
、最終段の排他的オア・ゲート３０−１５に至るまで。
Ｍｉ〜Ｍ１５がすべて１であるマスク・データが生成さ
れる。マスク・データを用いたＡＰＡメモリ１０への書
込（後述する）が終ると、イネーブル信号が発生されて
ラッチ３２のクロック人力Ｃへ印加される。これにより
ラッチ３２がセットされ、１のＱ出力を初段の排他的オ
ア・ゲート３０−０に供給する。これは次のワード読出
しに備えて、前の状態を維持しておくためである。こう
しておくと１次の読出しワードが全０であっても、全１
のマスク・データが生成される。
れる。マスク・データを用いたＡＰＡメモリ１０への書
込（後述する）が終ると、イネーブル信号が発生されて
ラッチ３２のクロック人力Ｃへ印加される。これにより
ラッチ３２がセットされ、１のＱ出力を初段の排他的オ
ア・ゲート３０−０に供給する。これは次のワード読出
しに備えて、前の状態を維持しておくためである。こう
しておくと１次の読出しワードが全０であっても、全１
のマスク・データが生成される。
偶数番の外形ドツトを含むワード又はその後続のワード
に次の奇数番の外形ドツトが含まれていると、対応する
１のビットＢｊを受取る排他的オア・ゲート３０−ｊに
おいては、前段からの入力も１になっているので、その
出力ＭｊはＯになる。
に次の奇数番の外形ドツトが含まれていると、対応する
１のビットＢｊを受取る排他的オア・ゲート３０−ｊに
おいては、前段からの入力も１になっているので、その
出力ＭｊはＯになる。
そうすると、同じワードにその次の偶数番の外形ドツト
が含まれていない限り２ＭｊからＭ２Ｓまでが０になっ
たマスク・データが生成される。Ｍ２Ｓが０になるとラ
ッチ３２はリセットされ、０のＱ出力を初段の排他的オ
ア・ゲートに供給する。
が含まれていない限り２ＭｊからＭ２Ｓまでが０になっ
たマスク・データが生成される。Ｍ２Ｓが０になるとラ
ッチ３２はリセットされ、０のＱ出力を初段の排他的オ
ア・ゲートに供給する。
この状態では、偶数番の外形ドツトが次に検出されるま
で、０のマスク・ビットが生成されることになる。
で、０のマスク・ビットが生成されることになる。
以上から明らかなように、マスク・データ生成器１４は
１作業記憶域１０Ｂに書込まれた外形ドット・パターン
１１の外部に対しては、マスク状態を表わすＯのマスク
・ビットを生成し、外形ドット・パターン１１の内部に
対してはノンマスク状態を表わす１のマスク・ビットを
生成する。マスク・データ生成器１４からの１ワードの
マスク・データＭＯ〜Ｍ１５はマルチプレクサ２０及び
バス２８を介してＡＰＡメモリ１０のデータ入力端子へ
送られる。
１作業記憶域１０Ｂに書込まれた外形ドット・パターン
１１の外部に対しては、マスク状態を表わすＯのマスク
・ビットを生成し、外形ドット・パターン１１の内部に
対してはノンマスク状態を表わす１のマスク・ビットを
生成する。マスク・データ生成器１４からの１ワードの
マスク・データＭＯ〜Ｍ１５はマルチプレクサ２０及び
バス２８を介してＡＰＡメモリ１０のデータ入力端子へ
送られる。
本実施例では、ＡＰＡメモリ１０はライト・パー・ビッ
ト機能を持ったダイナミックＲＡＭであり、１のマスク
・ビットを受取ったデータ入力端子だけが書込みを行え
る。制御装置２６は、マスク・データ生成の度に原イメ
ージ記憶域１０Ａから対応する１６ビツトのイメージ・
データ・ワードを読出し、ビット操作回路１６へ供給す
る。ビット操作回路１６は、ワード境界でのみアクセス
されるＡＰＡメモリ１０からのイメージ・データに対し
ビット境界での転送を可能にするハードウェアである。
ト機能を持ったダイナミックＲＡＭであり、１のマスク
・ビットを受取ったデータ入力端子だけが書込みを行え
る。制御装置２６は、マスク・データ生成の度に原イメ
ージ記憶域１０Ａから対応する１６ビツトのイメージ・
データ・ワードを読出し、ビット操作回路１６へ供給す
る。ビット操作回路１６は、ワード境界でのみアクセス
されるＡＰＡメモリ１０からのイメージ・データに対し
ビット境界での転送を可能にするハードウェアである。
このようなハードウェアは、ビット・ブロック転送方式
（一般にＢ ｉｔ Ｂ ｌｔと呼ばれている）で周知の
回路であるから、詳細については省略する。
（一般にＢ ｉｔ Ｂ ｌｔと呼ばれている）で周知の
回路であるから、詳細については省略する。
ビット操作回路１６からのイメージ・データはマスク演
算回路１８に入力される。マスク演算回路１８は、ＡＰ
Ａメモリ１０から読出したイメージ・データと他のイメ
ージ・データ（例えば、所定のパターン・データ）に対
し特定の論理演算を実行し、その結果をマルチプレクサ
２０へ出力する。バス（特定のイメージ・データをその
まま通過させる）、アンド、オア、排他的オア等の論理
演算は制御装置２６によって指定される。この結果、原
イメージから部分イメージを切出す場合に、何らの変更
もなくそのまま切出したり、所望のパターンと重ね合わ
せて切出したりすることができる。本出願人の出願に係
る特開昭６２−２４５３７５号公報及び１９８４年１２
月発行のＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓ
ｕｒｅ Ｂｕｌｌｅｔｉｎ第２７巻、第７Ａ号の４０１
９〜４０２０頁はこのようなラスタ演算回路の例を開示
している。
算回路１８に入力される。マスク演算回路１８は、ＡＰ
Ａメモリ１０から読出したイメージ・データと他のイメ
ージ・データ（例えば、所定のパターン・データ）に対
し特定の論理演算を実行し、その結果をマルチプレクサ
２０へ出力する。バス（特定のイメージ・データをその
まま通過させる）、アンド、オア、排他的オア等の論理
演算は制御装置２６によって指定される。この結果、原
イメージから部分イメージを切出す場合に、何らの変更
もなくそのまま切出したり、所望のパターンと重ね合わ
せて切出したりすることができる。本出願人の出願に係
る特開昭６２−２４５３７５号公報及び１９８４年１２
月発行のＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓ
ｕｒｅ Ｂｕｌｌｅｔｉｎ第２７巻、第７Ａ号の４０１
９〜４０２０頁はこのようなラスタ演算回路の例を開示
している。
ラスタ演算回路１８からのイメージ・データ・ワードは
、マルチプレクサ２０及びバス２８を介してＡＰＡメモ
リ１０のデータ入力端子に送られる。制御装置２６は、
この時書込み指令と転送先記憶域１０Ｃの適切なアドレ
スをＡＰＡメモリ１０へ送る。かくして、ノンマスク状
態を表わす１のマスク・ビットを受取っていたデータ入
力端子においてイメージ・データの書込みが実行される
。
、マルチプレクサ２０及びバス２８を介してＡＰＡメモ
リ１０のデータ入力端子に送られる。制御装置２６は、
この時書込み指令と転送先記憶域１０Ｃの適切なアドレ
スをＡＰＡメモリ１０へ送る。かくして、ノンマスク状
態を表わす１のマスク・ビットを受取っていたデータ入
力端子においてイメージ・データの書込みが実行される
。
以上の動作は、（１）作業記憶域１０Ｂからの１ワード
読出し、（２）マスク・データ生成、（３）原イメージ
記憶域１０Ａからの対応するイメージ・データ・ワード
の読出し、（４）転送先記憶域１０Ｃへのマスクされて
いないイメージ・データ・ビットの書込み、という順序
で、各記憶域の最後のワードに達するまで繰返される。
読出し、（２）マスク・データ生成、（３）原イメージ
記憶域１０Ａからの対応するイメージ・データ・ワード
の読出し、（４）転送先記憶域１０Ｃへのマスクされて
いないイメージ・データ・ビットの書込み、という順序
で、各記憶域の最後のワードに達するまで繰返される。
これが終ると、転送先記憶域１ｏＣには、原イメージか
ら切出した部分イメージが書込まれている。
ら切出した部分イメージが書込まれている。
これまで説明してきた実施例においては、ＡＰＡメモリ
１０の作業記憶域１０Ｂが原イメージ記憶域１０Ａ及び
転送先記憶域１０Ｇとは別に設けられていたが、何れか
一方の記憶域と一致させることも可能である。但し、作
業記憶域１０Ｂを原イメージ記憶域１０Ａと一致させる
場合には、外形ドツトがｎビットのカラー・コードで表
わされるので、外形ドツト用のカラー・コードとしては
、原イメージで使用されていない色のカラー・コードを
用いる必要がある。また、モノクロの場合は、作業記憶
域１０Ｂと原イメージ記憶域！ＯＡを一致させることは
できない。
１０の作業記憶域１０Ｂが原イメージ記憶域１０Ａ及び
転送先記憶域１０Ｇとは別に設けられていたが、何れか
一方の記憶域と一致させることも可能である。但し、作
業記憶域１０Ｂを原イメージ記憶域１０Ａと一致させる
場合には、外形ドツトがｎビットのカラー・コードで表
わされるので、外形ドツト用のカラー・コードとしては
、原イメージで使用されていない色のカラー・コードを
用いる必要がある。また、モノクロの場合は、作業記憶
域１０Ｂと原イメージ記憶域！ＯＡを一致させることは
できない。
また上述の実施例では、部分イメージの外形は円であっ
たが、その他に楕円や矩形、或いはドーナツツ状等、任
意の外形を描くことができる。ただし矩形の場合は、水
平方向の上辺及び下辺のドツトは作業記憶域１０Ｂには
書込まれない、上辺に対しては、左辺の最上端から右辺
の最上端までをノンマスク状態とするマスク・データが
生成され、下辺に対しては、左辺の最下端から右辺の最
下端までをノンマスク状態とするマスク・データが生成
される。
たが、その他に楕円や矩形、或いはドーナツツ状等、任
意の外形を描くことができる。ただし矩形の場合は、水
平方向の上辺及び下辺のドツトは作業記憶域１０Ｂには
書込まれない、上辺に対しては、左辺の最上端から右辺
の最上端までをノンマスク状態とするマスク・データが
生成され、下辺に対しては、左辺の最下端から右辺の最
下端までをノンマスク状態とするマスク・データが生成
される。
Ｆ１発明の効果
以上のように、本発明によれば、ソフトウェアに負担を
かけることなく、原イメージから任意の部分イメージを
高速に切出すことができる。
かけることなく、原イメージから任意の部分イメージを
高速に切出すことができる。
第１図は本発明に従うグラフィック表示システムの実施
例を示すブロック図。 第２図はＡＰＡメモリ１０の内容を示すブロック図。 第３図はマスク・データ生成器１４の一例を示す回路図
。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 頓 宮 孝 −（外１名） 第２２
例を示すブロック図。 第２図はＡＰＡメモリ１０の内容を示すブロック図。 第３図はマスク・データ生成器１４の一例を示す回路図
。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 頓 宮 孝 −（外１名） 第２２
Claims (6)
- （１）原イメージを記憶するための原イメージ記憶域、
前記原イメージから切出すべき部分イメージの外形を表
わすドット・パターンを記憶するための作業記憶域、及
び前記部分イメージを記憶するための転送先記憶域が設
定される記憶手段と、前記部分イメージの外形を描いて
そのドット・パターンを前記作業記憶域に書込む外形描
画手段と、 前記作業記憶域の読出しを行つて、前記ドット・パター
ンによつて囲まれた領域をノンマスク状態とし且つその
他をマスク状態とするマスク・データを生成するマスク
・データ生成手段と、 前記原イメージ記憶域から原イメージを読出し、該原イ
メージのうち前記マスク・データによつてノンマスク状
態にされている部分だけを前記転送先記憶域に書込む部
分イメージ書込み手段と、を具備してなる部分イメージ
の切出しが可能なグラフィック表示システム。 - （２）前記作業記憶域に書込まれたドット・パターンは
１行当り偶数個の外形ドットを含んでいる。 特許請求の範囲第１項記載のグラフィック表示システム
。 - （３）前記マスク・データ生成手段は前記作業記憶域の
読出しを行つた時に偶数番の外形ドットから次の奇数番
の外形ドットまでをノンマスク状態にする、特許請求の
範囲第２項記載のグラフィック表示システム。 - （４）前記部分イメージ書込み手段はラスタ演算回路を
含み、該回路で前記部分イメージと所定のパターン・デ
ータとを組合わせて前記転送先記憶域に書込む、特許請
求の範囲第１項乃至第３項のうちの１に記載のグラフィ
ック表示システム。 - （５）前記原イメージ記憶域を前記作業記憶域としても
使用する、特許請求の範囲第１項乃至第４項のうちの１
に記載のグラフィック表示システム。 - （６）前記転送先記憶域を前記作業記憶域としても使用
する、特許請求の範囲第１項乃至第４項のうちの１に記
載のグラフィック表示システム。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63091913A JPH01270176A (ja) | 1988-04-15 | 1988-04-15 | 部分イメージの切出しが可能なグラフイツク表示システム |
| BR898901475A BR8901475A (pt) | 1988-04-15 | 1989-03-30 | Sistema de exibicao visual grafica capaz de corte de imagens parciais |
| KR1019890004799A KR930004023B1 (ko) | 1988-04-15 | 1989-04-12 | 부분 이미지를 잘라내는 방법 |
| DE68920353T DE68920353T2 (de) | 1988-04-15 | 1989-04-12 | Graphisches Anzeigesystem zum Ausschneiden eines Teilbildes. |
| EP89303602A EP0337752B1 (en) | 1988-04-15 | 1989-04-12 | Graphic display system for cutting out partial image |
| CN89102279A CN1011092B (zh) | 1988-04-15 | 1989-04-14 | 能分离出部分图象的图形显示系统 |
| US08/119,445 US5313227A (en) | 1988-04-15 | 1993-09-09 | Graphic display system capable of cutting out partial images |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63091913A JPH01270176A (ja) | 1988-04-15 | 1988-04-15 | 部分イメージの切出しが可能なグラフイツク表示システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01270176A true JPH01270176A (ja) | 1989-10-27 |
Family
ID=14039823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63091913A Pending JPH01270176A (ja) | 1988-04-15 | 1988-04-15 | 部分イメージの切出しが可能なグラフイツク表示システム |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0337752B1 (ja) |
| JP (1) | JPH01270176A (ja) |
| KR (1) | KR930004023B1 (ja) |
| CN (1) | CN1011092B (ja) |
| BR (1) | BR8901475A (ja) |
| DE (1) | DE68920353T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06274641A (ja) * | 1993-03-19 | 1994-09-30 | Fujitsu Ltd | アンチエイリアシング直線表示装置 |
| JP4270240B2 (ja) * | 2006-08-14 | 2009-05-27 | コニカミノルタビジネステクノロジーズ株式会社 | 画像表示装置、画像表示方法、および画像表示プログラム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0145821B1 (en) * | 1983-12-22 | 1988-05-11 | International Business Machines Corporation | Area filling hardware for a colour graphics frame buffer |
-
1988
- 1988-04-15 JP JP63091913A patent/JPH01270176A/ja active Pending
-
1989
- 1989-03-30 BR BR898901475A patent/BR8901475A/pt unknown
- 1989-04-12 EP EP89303602A patent/EP0337752B1/en not_active Expired - Lifetime
- 1989-04-12 KR KR1019890004799A patent/KR930004023B1/ko not_active IP Right Cessation
- 1989-04-12 DE DE68920353T patent/DE68920353T2/de not_active Expired - Fee Related
- 1989-04-14 CN CN89102279A patent/CN1011092B/zh not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| CN1037975A (zh) | 1989-12-13 |
| CN1011092B (zh) | 1991-01-02 |
| KR890016434A (ko) | 1989-11-29 |
| DE68920353T2 (de) | 1995-07-13 |
| EP0337752A2 (en) | 1989-10-18 |
| BR8901475A (pt) | 1989-11-14 |
| DE68920353D1 (de) | 1995-02-16 |
| EP0337752A3 (en) | 1991-11-21 |
| EP0337752B1 (en) | 1995-01-04 |
| KR930004023B1 (ko) | 1993-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61159686A (ja) | 画像表示装置 | |
| US5313227A (en) | Graphic display system capable of cutting out partial images | |
| JPS61254983A (ja) | 表示文字属性制御方式 | |
| JPH01270176A (ja) | 部分イメージの切出しが可能なグラフイツク表示システム | |
| JPS6057593B2 (ja) | 文字パタ−ン処理方式 | |
| JPS60101637A (ja) | テキスト表示システム | |
| EP0284905B1 (en) | Display system | |
| US5818465A (en) | Fast display of images having a small number of colors with a VGA-type adapter | |
| JPH02105264A (ja) | 図形データ処理用メモリー装置 | |
| JP2512252B2 (ja) | 画像拡大縮小装置 | |
| JPH036510B2 (ja) | ||
| JPS62296278A (ja) | イメ−ジメモリ制御方式 | |
| JPS623293A (ja) | ライン移動描画装置 | |
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| JPH0765177A (ja) | 画像処理システムおよび画像処理装置 | |
| JPH01106281A (ja) | 画像データ処理装置 | |
| JPS63214887A (ja) | 表示装置 | |
| JPS60107694A (ja) | 文字図形表示装置 | |
| JPS5981686A (ja) | 拡大文字パタ−ン補正方式 | |
| JPS6175386A (ja) | ビツトマツプデイスプレイ装置のデ−タシフト回路 | |
| JPS58129472A (ja) | ラスタ・スキヤン・デイスプレイ装置 | |
| JPH01155461A (ja) | データ処理装置 | |
| JPS61173951A (ja) | 印字制御装置 | |
| JPH0381880A (ja) | ピクセル・マスク発生方法とグラフィックスプロセッサ | |
| JPH04153846A (ja) | 記憶装置 |