JPS593471A - 画像メモリ制御方式 - Google Patents
画像メモリ制御方式Info
- Publication number
- JPS593471A JPS593471A JP57111938A JP11193882A JPS593471A JP S593471 A JPS593471 A JP S593471A JP 57111938 A JP57111938 A JP 57111938A JP 11193882 A JP11193882 A JP 11193882A JP S593471 A JPS593471 A JP S593471A
- Authority
- JP
- Japan
- Prior art keywords
- image
- image memory
- memory
- image data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（５）発明の技術分野
本発明は画像ディスプレイシステム・レーザプリンタな
どの画像出力システム、特に表示もしくは記録すべき画
像データを画素毎に２値データとして記憶する画像メモ
リを備えた画像出力システムに関する。
どの画像出力システム、特に表示もしくは記録すべき画
像データを画素毎に２値データとして記憶する画像メモ
リを備えた画像出力システムに関する。
（Ｂ） 従来技術と問題点
第１図は画像メモリを備える画像出力システムの構成を
示し、１はＣＰＵ、２はメインメモリ。
示し、１はＣＰＵ、２はメインメモリ。
３は画像メモリ、４はＣＲＴディスプレイ、５は画像プ
リンタ、６はコモンバスである。
リンタ、６はコモンバスである。
画像メモリ３は、画像ディスプレイシステムにあっては
リフレッシュメモリとも称せられるものであり、画像デ
ータをＣＲＴディスプレイ４の表示面あるいは画像プリ
ンタ５の記録面を形成する画素に対応し画素毎に２値デ
ータとして記憶するものであり、記憶容縦が比較的大き
く、かつては特殊なシステム以外に利用されることが少
なかったが、ＩＣメモリの敬意化によって安価に入手で
きるようになったため、近時、急速に利用が拡大し画像
出力システムの性能向上とコストダウンに犬きく寄与し
ている。
リフレッシュメモリとも称せられるものであり、画像デ
ータをＣＲＴディスプレイ４の表示面あるいは画像プリ
ンタ５の記録面を形成する画素に対応し画素毎に２値デ
ータとして記憶するものであり、記憶容縦が比較的大き
く、かつては特殊なシステム以外に利用されることが少
なかったが、ＩＣメモリの敬意化によって安価に入手で
きるようになったため、近時、急速に利用が拡大し画像
出力システムの性能向上とコストダウンに犬きく寄与し
ている。
このようなシステムにおいては、従来、画像メモリ３に
記憶する画像データをＣＲＴディスプレイ４をンるいは
画像プリンタ５に用力しても、画ｌψメモリ３の記憶内
容はそのまま残されるようになっていた。
記憶する画像データをＣＲＴディスプレイ４をンるいは
画像プリンタ５に用力しても、画ｌψメモリ３の記憶内
容はそのまま残されるようになっていた。
したがって、例えばＣＲＴディスプレイ４上において表
示画像の移動をおこなうためには、画像メモリ３に対し
、移動前の画像データの消去をおこなうとともに移動後
の画像データの書込みをおこなう必要があった。また例
えば画像プリンタ５にページ毎に異なった画像データを
出力する場合においても同様に前のページの画像データ
の消去をおこなうとともに新しいページの画像データの
書込みをおこなう必要があり、このために時間を必要と
するという問題があった。
示画像の移動をおこなうためには、画像メモリ３に対し
、移動前の画像データの消去をおこなうとともに移動後
の画像データの書込みをおこなう必要があった。また例
えば画像プリンタ５にページ毎に異なった画像データを
出力する場合においても同様に前のページの画像データ
の消去をおこなうとともに新しいページの画像データの
書込みをおこなう必要があり、このために時間を必要と
するという問題があった。
（０発明の目的
本発明は前記従来例における問題を解消し、画像の移Ｉ
ｆｉＪＪ表示等に要せられる時間を短縮し得る画１１！
メモリ制御方式を提供することを目的とする。
ｆｉＪＪ表示等に要せられる時間を短縮し得る画１１！
メモリ制御方式を提供することを目的とする。
ＣＤ） 発明の構成
本発明になる画像メモリ制御方式は、表示もしくは記録
すべき画１象データを表示筒もしは記録面を形成する各
々の画素に対応させ画素毎に２値データとして記憶する
画像メモリを備えるシステムにおいて、画像メモリに記
憶した画像データの読出しをおこなうときに該画像を画
像メモリから消去するようにしたものである。
すべき画１象データを表示筒もしは記録面を形成する各
々の画素に対応させ画素毎に２値データとして記憶する
画像メモリを備えるシステムにおいて、画像メモリに記
憶した画像データの読出しをおこなうときに該画像を画
像メモリから消去するようにしたものである。
（へ）発明の実施例
次に本発明の要旨を実施例によって具体的に説明する。
第２図は記憶素子としてダイナミックＲＡ Ｍを用いた
画像メモリに対して本発明を適用する鳩舎の一実栴例を
示し、３１１１−ＬダイナミックＲＡＭを記憶素子とす
る画［酸メモリ、６はＡＮＤ回路である。またＡはアド
レス信号、Ｂは消去信号、ＤＩＩ。
画像メモリに対して本発明を適用する鳩舎の一実栴例を
示し、３１１１−ＬダイナミックＲＡＭを記憶素子とす
る画［酸メモリ、６はＡＮＤ回路である。またＡはアド
レス信号、Ｂは消去信号、ＤＩＩ。
１）Ｉ２．・・・、ＤＩｎはｎビット１ワード分の入力
信号＋ Ｄｏ １１ Ｄｏ ２＋ ・・・＋ ＤＯｎ
Ｂ ｎピットｌワード分の出力信号、ＷＩＥＩ、ＷＦ
２．−、ＷＥｎ（ｒｉｎピット１ワード分のライトイネ
ーブル（書込許可）信号を示す。
信号＋ Ｄｏ １１ Ｄｏ ２＋ ・・・＋ ＤＯｎ
Ｂ ｎピットｌワード分の出力信号、ＷＩＥＩ、ＷＦ
２．−、ＷＥｎ（ｒｉｎピット１ワード分のライトイネ
ーブル（書込許可）信号を示す。
第３図は１ビット分の画像データに関する読出しと消去
におけるアドレス信号Ａ、出力信号ＤＯ。
におけるアドレス信号Ａ、出力信号ＤＯ。
ライトイネーブル信号ＷＥ、 および消去信号Ｂのタ
イムチャートを示す。
イムチャートを示す。
画像メモリ３１にアドレス信号Ａが与えられると、遅延
時間τを過ぎたのち時間ｔにわたって出力信号ＤＯが得
られる。したがって、アドレス信号Ａを与えている間、
消去信号Ｂを“０″にセットするとともに、出力信号Ｄ
ｏが発せられている時間ｔの間にライトイネーブル信号
ＷＥを与える。
時間τを過ぎたのち時間ｔにわたって出力信号ＤＯが得
られる。したがって、アドレス信号Ａを与えている間、
消去信号Ｂを“０″にセットするとともに、出力信号Ｄ
ｏが発せられている時間ｔの間にライトイネーブル信号
ＷＥを与える。
このような制御をおこなうと、消去信号Ｂが・０″にセ
ットされている間、書込（Ｓ号すなわち人力信号ＤＩが
”１”もしくは”ｏ”のいずれでであってもＡＮＤ回路
６の出力は′Ｏ″となり、出力信号ＤＯの読出しのあと
、このアドレスに”ｏ”の書込みがおこなわれる。
ットされている間、書込（Ｓ号すなわち人力信号ＤＩが
”１”もしくは”ｏ”のいずれでであってもＡＮＤ回路
６の出力は′Ｏ″となり、出力信号ＤＯの読出しのあと
、このアドレスに”ｏ”の書込みがおこなわれる。
出力信号ＤＯが発せられている間にライトイネーブル信
号１を与えるモードは、ダイナミックＲＡＭ等に対して
Ｒｅａｄ Ｍｏｄｙｆｙ Ｗｒｉ ｔｅモードとし準備
されている機能であり、しだがってこの機能によって極
めて簡単に実行することができる。
号１を与えるモードは、ダイナミックＲＡＭ等に対して
Ｒｅａｄ Ｍｏｄｙｆｙ Ｗｒｉ ｔｅモードとし準備
されている機能であり、しだがってこの機能によって極
めて簡単に実行することができる。
なお、第３図による上記説明においては１ビット分の画
像の読出しと消去をおこなうように説明しだが、第２図
によって示されるように一般には１ワ一ド分ずつおこな
われるものである。
像の読出しと消去をおこなうように説明しだが、第２図
によって示されるように一般には１ワ一ド分ずつおこな
われるものである。
（ト）発明の詳細
な説明したように、本発明によれば画像メモリに記憶さ
れている画像データを出力するためにこれを読出すと同
時に該画像データを画像メモリから消去することができ
る。したがって新しい画像データの書込みに要せられる
時間を短縮し、画像の移動表示等を高速におこなうこと
ができる。
れている画像データを出力するためにこれを読出すと同
時に該画像データを画像メモリから消去することができ
る。したがって新しい画像データの書込みに要せられる
時間を短縮し、画像の移動表示等を高速におこなうこと
ができる。
第１図は画像出力システムの構成図、第２図は本発明一
実施例の構成説明図、第３図は本発明一実施例における
信号のタイムチャートであり、図中、３と３１は画像メ
モリ、４はＣＲＴディスプレイ、５は画像プリンタ、６
はＡ Ｎ Ｉ）回路である。 第 １ 図 Ｂ 祐 ２０ 第 ３ 図
実施例の構成説明図、第３図は本発明一実施例における
信号のタイムチャートであり、図中、３と３１は画像メ
モリ、４はＣＲＴディスプレイ、５は画像プリンタ、６
はＡ Ｎ Ｉ）回路である。 第 １ 図 Ｂ 祐 ２０ 第 ３ 図
Claims (1)
- 表示もしくは記録すべき画像データを表示面もしくは記
録面を形成する各々の画素に対応させ画素毎に２値デー
タとして記憶する画像メモリを備えるシステムにおいて
、画像メモリに記憶した画像データを読出すとともに該
画像メモリの記憶を消去することを特徴とする画像メモ
リ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111938A JPS593471A (ja) | 1982-06-29 | 1982-06-29 | 画像メモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111938A JPS593471A (ja) | 1982-06-29 | 1982-06-29 | 画像メモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS593471A true JPS593471A (ja) | 1984-01-10 |
Family
ID=14573897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57111938A Pending JPS593471A (ja) | 1982-06-29 | 1982-06-29 | 画像メモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593471A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59221069A (ja) * | 1983-05-30 | 1984-12-12 | Hitachi Ltd | メモリ制御方式 |
| JPS60178770A (ja) * | 1984-02-24 | 1985-09-12 | Canon Inc | プリンタ制御装置 |
| JPS62134685A (ja) * | 1985-12-06 | 1987-06-17 | セイコーインスツルメンツ株式会社 | 画像メモリ |
| US4837537A (en) * | 1987-02-06 | 1989-06-06 | Nippon Aleph Corporation | Reed switch device |
-
1982
- 1982-06-29 JP JP57111938A patent/JPS593471A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59221069A (ja) * | 1983-05-30 | 1984-12-12 | Hitachi Ltd | メモリ制御方式 |
| JPS60178770A (ja) * | 1984-02-24 | 1985-09-12 | Canon Inc | プリンタ制御装置 |
| JPH0556064B2 (ja) * | 1984-02-24 | 1993-08-18 | Canon Kk | |
| JPS62134685A (ja) * | 1985-12-06 | 1987-06-17 | セイコーインスツルメンツ株式会社 | 画像メモリ |
| US4837537A (en) * | 1987-02-06 | 1989-06-06 | Nippon Aleph Corporation | Reed switch device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6784889B1 (en) | Memory system and method for improved utilization of read and write bandwidth of a graphics processing system | |
| US5438376A (en) | Image processing apparatus and image reception apparatus using the same | |
| JPS593471A (ja) | 画像メモリ制御方式 | |
| US20040184306A1 (en) | Memory device | |
| JPS5848293A (ja) | メモリのリフレツシユ装置 | |
| US20010055232A1 (en) | Serial access memory and data write/read method | |
| JPS58169185A (ja) | メモリのアクセス方式 | |
| JP3097843B2 (ja) | 表示制御回路 | |
| JPS6232818B2 (ja) | ||
| JPH04291572A (ja) | ビデオページプリンタのページメモリ管理装置 | |
| SU1222098A1 (ru) | Буферное запоминающее устройство | |
| JP2591515B2 (ja) | １チップメモリデバイス | |
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| JPS62293288A (ja) | 文字パタ−ン転送方式 | |
| JPS61174591A (ja) | グラフイツクデイスプレイ装置 | |
| JPS61250729A (ja) | シフタ回路 | |
| JPS606988A (ja) | 画像表示装置 | |
| JPS60214387A (ja) | スクロ−ル画像の画面管理方式 | |
| JPS63233843A (ja) | ビツトマツプ・メモリ制御装置 | |
| KR19980074783A (ko) | 데이터 전송이 고속화된 그래픽 메모리 | |
| JPS6134588A (ja) | 画像記憶制御回路 | |
| JPS6180288A (ja) | 画像表示装置 | |
| JPH0640260B2 (ja) | 記憶装置 | |
| JP2005321807A (ja) | イメージ供給方法及び図形メモリ制御装置 | |
| JPS59214087A (ja) | 色彩画像の記憶方式 |