JPS59221069A

JPS59221069A - メモリ制御方式

Info

Publication number: JPS59221069A
Application number: JP58094015A
Authority: JP
Inventors: Hisafumi Azuma; 尚史東
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-05-30
Filing date: 1983-05-30
Publication date: 1984-12-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、メモリ制御方式に関し、特に印刷または表示
用として大容量メモリを備える装置において、メモリを
高速にクリアできる制御方式に関するものである。

〔発明の背景〕

例えば、レーザ・ビーム・プリンタ（以下、ＬＢＰと記
す）において、図形や画像を印刷するためには、ＬＢＰ
のコントローラに大容量のメモリが必要である。

第１図は、ＬＢＰのコントローラ部と印字部の構成図で
ある。

第１図において、２２は受信メモリ、２３はドツト展開
器、２４は文字パターン・メモリ、２５はぺ・−ジ・メ
モリ、１０は印字部である。

ホスト・コンピュータＨＣから文字、図形等のコードや
情報がＬ　Ｂ　Ｐに転送されると、ＬＢＰでは、これら
を受信メモリ２２に一時蓄積し、内部コードに変換した
後、ドツト展開器２３により文字パターン・メモリ２４
からドツト・パターンを読出し、ページ・メモリ２５で
１ペ一ジ分のドツト・イメージ・パターンに展開する。

印字部１０では、Ｈｅ　−Ｎｏレーザ１１から発するレ
ーザ光がＡ１０モジユレータ１２によりコントローラ部
から転送されたシリアル・ビデオ信号２６にしたがって
変調され、変調されたレーザ光がスキャナ１３に入射す
る。スキャナ１３に取付けられた多面貌で反射されたレ
ーザ光は、感光ドラム１８を軸方向に走査する。画像信
号は潜像形成チャージャ１４により感光ドラム１８上で
ドツト状の静電潜像に変換され、現像器１５、給紙スタ
ッカ２０、転写チャージャ１６によって照像化、転写さ
れ、定着器１９を経て出力スタッカ２１に送出され、印
刷される。

このように、外部から入力された図形、画像等の情報は
、文字パターン・メモリ２４または外部メモリの文字パ
ターンに変換され、ページ・メモ゛す２５上に、ページ
のイメージでドツト・パターンを作り出す。そして、１
ページが完成すると、・リード・データ・ラッチおよび
パラレル・シリアル変換器を介して印字部１０にドツト
・パターン情報として送出する。この場合、１ペ一ジ分
のド・ット・パターン情報を印字部１０へ送出し終り、
。

メモリをクリアするまでは、次のページの情報を受信メ
モリ２２に蓄積しても、待機する必要がある。また、ペ
ージ・メモリ２５が大容量化すると、メモリ内容をクリ
アする時間が増大し、これを無視することができなくな
っている。すなわち、ページを印刷する度に、印刷用紙
のすべてのトッドに対応したメモリをクリアする必要が
あるが、ドツト密度が小さい曲は印刷用紙のすべてのト
ッドに対応するメモリ容量が少ないので、これに対する
オーバーヘッドはｒＩＲ順とはならなかった。しかし、
近年、ＬＢＰ等においては、９〜１５本／−というよう
なドツト密度の大きいプリンタが出現しており、これに
対するオーバーヘッドを無視することができなくなった
。さらに、プリンタの〃１ならず、高精度ＣＲＴ等の表
示装置もドツト密度の大きいものがあり、全く同じ問題
が生じている。

〔発明の目的〕

本発明の目的は、このような従来の問題を解決し、メモ
リをクリアするために使用していた時間を省略してオー
バーヘッドをなくシ、ブ四セッサを有効に活用すること
ができるメモリ制御方式を提供することにある。

〔発明の概要〕

上記目的を達成するため、本発明のメモリ制御１方式は
、１サイクル内でデータの読み出しと書き込みを行うメ
モリと、該メモリを制御するコントロール回路を有する
メモリ制御装置において、上記コントロール回路により
メモリ・アドレス制御線し、該メモリ・アドレスからデ
ータを読み出して、該データを出力すると同時にメモリ
・アドレスのデータをメモリ中からクリアすることに特
徴がある。

Ｃ発明の実施例〕第２図は、本発明を適用した端末印刷装置のブロック図
である。

端末印刷装置は、ホスト・コンピュータから送信されて
くるデータを受信し、これを印刷用に纒集して、図形、
画像データを印刷用紙の１ページに対応したメモリ６に
書き込んだ後、読み出して印字部に転送する。

第２図において、■はメモリ制御回路、２はアドレス・
レジスタ、３はライト・イネーブル作成回路、４はライ
ト・データ・レジスタ、５はアドレス・セレクタ、６は
ページ・メモリ、７はリード・データ・ランチ回路、８
はノぐラレル・シリアル変換回路、９け印字部、ａは端
末印刷装置内のデータ・バス、ｂはメモリ・リクエスト
信号線−Ｃはラッチ・ストローブ線、ｄはメモリライト
・モード信号線、ｅはアドレス制御線である。

メモリ制御回路ｌは、マイクロプログラムの制御により
メモり・リクエスト信号線すにリクエスト信号を送出し
て、メモリ６に対しデータの書き込みおよび読み出しの
要求を行う他に、メモリ６に必要な制御信号を発生させ
る機能を有している・）。

メモリ制御回路ｌは、マイクロプログラム制御により、
メモリ６の中で、読み出し、書き込みを実施したいアド
レスを、アドレス制御線ｅを介して送出し、アドレス・
レジスタ２に設定する。

また、制御回路１はマイクロプログラム制御に−より制
御ｉｄを介してライト・イネーブル作成回路３にビット
を設定する。すなわち、メモリ６は、ｎビット幅を有し
ているため、ｎビットのどのビットに対してデータをラ
イトするかを示すライトイネーブル信号が必要となる。

ライト・イネープル作成回路３は、１ビツトに対して１
つのライドイネーブル信号を発生させる。メモリ６にデ
ータを書き込む場合には、制御回路ｌからライト・デー
タ・レジスタ４にデータをセットして、ライト−イネー
ブル作成回路３で作成されたライト・イネーブル信号が
オンになっているメモリ・アドレスに、データを書き込
む。この場合、ライト・データ・レジスタ４にセットさ
れているデータが°゛１″′であれば′°１”を書き込
み、ｎ　ＯＩ＋であれば０″を書き込む。

メモリ６からデータを読み出す場合には、制御回路１か
らの制御でメモリ６にアドレスを指定することによりそ
のアドレスからデータを読み出し、そのデータをラッチ
回路７にセットする。制御回路１は制御Ｍ　ｃを介して
ラッチ回路７にラッチのタイミング信号を与える。ラッ
チ回路７にラッチされたデータは、パラレル・シリアル
変換回路８を介して印字部９に送出される。

このように、ページ・メモリ６からのデータの読み出し
、およびページ・メモリＯへのデータの書き込みは、メ
モリ制御回路１０マイクロプログラム制御により行われ
る。そして、従来は、ブばグラノλ制御により、先ずメ
モリ６からデータを読み出し、これを印字部９に送出し
てから、メモリ６の内容をクリアしている。すなわち、
データ読み出し動作とデータ出力動作とメモリ・クリア
動作とをシリアルに実行１−７でいた。

本発明においては、データを印字部（表示装置のときに
は表示部）に送出する動作と、メモリ６のクリア動作を
パラレルに実行することにより、高速処理を可能にする
。

これにより、従来、メモリ・クリアに割当てられていた
メモリ制御回路ｌのプロセッサの処理時間を、他の処理
に割り振ることができる。

第３図は、本発明の実施例を示すメモリ制御回路のマイ
クロプログラム・フローチャートである。

第５図（＝）は、メモリ読み出しと、読み出されたデー
タをメモリからクリアするだめのマイクロプログラム・
ルーチンの７０−を示し、第３図（ｂ）はメモリからデ
ータを読み出しても、データを消去。

しないマイクロプログラム・ルーチンの７０−を示す。

第３図（ａ）の場合には、前のページのデータと次のペ
ージのデータが異なるときであり、メモリ読み出しルー
チンを実行した後、ラッチ回路７かりパラレル・シリア
ル変換回路８を介して印字部９に送出するルーチンと、
第３図（ａ）に示すメモリ・・クリア・ルーチンとを並
行して同時に実行する。・すなわち、メモリ・クリア・
ルーチンでは、ステップ３１でライト・データ・レジス
タ５に０”をセットし、ステップ３２ですべてのライト
・イネーブル信号をオンにするように、ライト・イネー
ブル作成回路３を制御し、ステップ３３でメモリライト
信号をリクエスト信号ａｂを介して出力し、メモリ６の
全アドレスに０“′を書き込み、メモリ、クリアを行う
。

次に、第３図（ｂ）の場合には、前のページのデータと
次のページのデータが同一であり、メモリ・７クリアす
る必要がない場合である。

この場合には、第３図（ｂ）に示す別個のルーチンに分
岐するが、第３図（ａ）のルーチンとは内容的にステッ
プ３６のみが異なるだけである。すなわち、ステップ３
４でライト・データ・レジスタ３に。

０”をセットし、ステップ３２ですべてのライトイネー
ブル信号をオフにするように、ライト・イネーブル作成
回路３を制御し、ステップ３６でメモリ・ライト信号を
リクエスト信号線すに出力する。ライト・イネーブル信
号が、オフであるため、メモリＯの内容は元のまま残る
。

このようなマイタロブ四グラム制御により、印刷用紙の
４べてのドツトに対応するメモリから、プリンタに対し
てデータを送出すると同時に、送出したデータをクリア
することが可能になる。

このため、従来では、１ページの印刷データを作成する
前に、必ず必要とされていたメモリ・クリアの処理が不
要となる。したがって、その時間を、例えば送出データ
を印刷用紙のすべてのドツトに対応したメモリに展開す
る処理に割り当てることができる。

〔発明の効果）以上説明したように、本発明によれば、メモリ読み出し
の後、印刷または表示装置に対するデータの送出と、メ
モリのクリアをパラレルに実行するので、従来、メモリ
・クリアに割り当てられた時間を他の処理に割り括、る
ことかでき、プロセッサの有効な活用が可能となる。

【図面の簡単な説明】

第１図はＬ　Ｂ　Ｐのコントローラ部と印字部の構成、
図、１２図１Ｊ本発明を適用した端末印刷装置のブロッ
ク図、第３図は本発明の実施例を示すメモリ制御回路の
マイクロプロダラムのフローチャートである。ｌ：メモリ制御回路、２ニアドレス・レジスタ、３ニラ
イト、イネーブル作成回路、４ニライト・データ・レジ
スタ、５ニアドレス・セレクタ、６：ページ・メモリ、
７：リード・データ・ラッチ回路、８：パラレル・シリ
アル変換器、９：印字部第　　　１　　　図Ｃ第　　　２　　　図第３図（ａ）（ｂ）

Claims

【特許請求の範囲】

１サイクル内でデータの読み出しと書き込みを行うメモ
リと、該メモリを制御するコントロール回路を有するメ
モリ制御装置において、上記コントロール回路によりメ
モリ・アドレスを指定し、該メモリ・アドレスからデー
タを読み出し、該データを出力すると同時に、該メモリ
・アドレスのデータをメモリ中からクリアすることを特
徴とするメモリ制御方式。