JP2650416B2 - ラスタスキャン方式の両面印刷装置 - Google Patents
ラスタスキャン方式の両面印刷装置Info
- Publication number
- JP2650416B2 JP2650416B2 JP11669289A JP11669289A JP2650416B2 JP 2650416 B2 JP2650416 B2 JP 2650416B2 JP 11669289 A JP11669289 A JP 11669289A JP 11669289 A JP11669289 A JP 11669289A JP 2650416 B2 JP2650416 B2 JP 2650416B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- printing
- transfer
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Laser Beam Printer (AREA)
- Dot-Matrix Printers And Others (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、レーザプリンタ等のラスタスキャン方式の
両面印刷装置に関する。
両面印刷装置に関する。
［従来の技術］ 従来、レーザプリンタ等のラスタスキャン方式のペー
ジプリンタであって、紙面の表裏両面に印刷する両面印
刷装置において、ページメモリに格納されたコードデー
タでなる印刷データとキャラクタジェネレータより、コ
ードデータに対応するビットデータをデュアルポートRA
M（DPRAMという）等のイメージバッファにビット展開
し、このイメージバッファよりレーザスキャナ等でなる
印刷機構部（エンジン）にデータをスキャナのスキャン
動作に応答して所定のタイミングでシリアル転送するこ
とにより印刷を行なっている。そして、このデータの転
送は、１スキャンデータ毎に同データ中の転送アドレス
を指定すること（即ち転送アドレスに何かのデータを書
込むこと）により実行される。
ジプリンタであって、紙面の表裏両面に印刷する両面印
刷装置において、ページメモリに格納されたコードデー
タでなる印刷データとキャラクタジェネレータより、コ
ードデータに対応するビットデータをデュアルポートRA
M（DPRAMという）等のイメージバッファにビット展開
し、このイメージバッファよりレーザスキャナ等でなる
印刷機構部（エンジン）にデータをスキャナのスキャン
動作に応答して所定のタイミングでシリアル転送するこ
とにより印刷を行なっている。そして、このデータの転
送は、１スキャンデータ毎に同データ中の転送アドレス
を指定すること（即ち転送アドレスに何かのデータを書
込むこと）により実行される。
ここに、DPRAMに記憶される１スキャンデータは、所
定のビット数で構成され、印刷用紙の所定位置に画像を
記録できるように非画像部と画像部と転送アドレス部お
よび第２の非画像部等からなる（例えば特開昭63−2249
52号公報参照）。
定のビット数で構成され、印刷用紙の所定位置に画像を
記録できるように非画像部と画像部と転送アドレス部お
よび第２の非画像部等からなる（例えば特開昭63−2249
52号公報参照）。
［発明が解決しようとする課題］ ところで、この種の両面印刷装置にあっては、装置全
体をコントロールするCPUがページメモリからDPRAMにビ
ット展開するが、この際に、裏面データについては印刷
出力の機構上、画像反転を行っている。また、汎用して
多用されているA4サイズやリーガルサイズ程度の大きさ
の用紙についての印刷データは、DPRAMの全データ格納
領域に対して一部しか使用していない。これらの理由か
ら、表面についてはCPUからみてDPRAMの左寄りの領域
を、裏面については右寄りの領域を使用し、夫々の他方
側は余白部分となる。
体をコントロールするCPUがページメモリからDPRAMにビ
ット展開するが、この際に、裏面データについては印刷
出力の機構上、画像反転を行っている。また、汎用して
多用されているA4サイズやリーガルサイズ程度の大きさ
の用紙についての印刷データは、DPRAMの全データ格納
領域に対して一部しか使用していない。これらの理由か
ら、表面についてはCPUからみてDPRAMの左寄りの領域
を、裏面については右寄りの領域を使用し、夫々の他方
側は余白部分となる。
このため、CPUからみて転送アドレスを表面も裏面も
同一の例えば右寄りの領域に設定したとすると、裏面の
印刷データ部とそれに対する転送アドレスの各領域が接
近してしまう。すなわち、裏面の印刷データについて
は、同印刷データが転送アドレスの付近まで存在するこ
とになる。そのため、CPUからDPRAMへ印刷データを書き
込む際に、誤ってその隣接する転送アドレスに印刷デー
タを書込んでしまうと、その転送アドレスに対応する印
刷データが印刷部にデータ転送されてしまうことが考え
られる。
同一の例えば右寄りの領域に設定したとすると、裏面の
印刷データ部とそれに対する転送アドレスの各領域が接
近してしまう。すなわち、裏面の印刷データについて
は、同印刷データが転送アドレスの付近まで存在するこ
とになる。そのため、CPUからDPRAMへ印刷データを書き
込む際に、誤ってその隣接する転送アドレスに印刷デー
タを書込んでしまうと、その転送アドレスに対応する印
刷データが印刷部にデータ転送されてしまうことが考え
られる。
また、このような誤転送をソフトウェア上で防止する
には、どのくらいのデータをDPRAMへ送ると誤って転送
に入るかをチェックするプログラムを必要とし、そのた
め、ソフトウェアの負担が大きくなるといった問題点を
有していた。
には、どのくらいのデータをDPRAMへ送ると誤って転送
に入るかをチェックするプログラムを必要とし、そのた
め、ソフトウェアの負担が大きくなるといった問題点を
有していた。
本発明は、上記問題点を解消するもので、表面、裏面
の各印刷データについてのCPUからみた転送アドレスの
位置を互いに異ならせ、かつ、印刷面に応じて転送アド
レスを該当のものに設定することによって、印刷データ
の書き込み時に誤って転送動作に入るといったことを防
止し、ソフトウェアの負担をも軽減することが可能な両
面印刷装置を提供することを目的とする。
の各印刷データについてのCPUからみた転送アドレスの
位置を互いに異ならせ、かつ、印刷面に応じて転送アド
レスを該当のものに設定することによって、印刷データ
の書き込み時に誤って転送動作に入るといったことを防
止し、ソフトウェアの負担をも軽減することが可能な両
面印刷装置を提供することを目的とする。
［課題を解決するための手段］ 本発明は、文字、図形等のコードデータが記録される
ページメモリと、このページメモリのコードデータに対
応するビットデータが展開されるイメージバッファと、
イメージバッファに展開されたビットデータの１スキャ
ン分のデータ出力が順次入力され用紙に印刷動作を行な
う印刷機構部と、これら全体を制御するCPUを備え、文
字、図形等の画像を少なくとも左右反転して印刷する裏
面印刷モードを有するラスタスキャン方式の両面印刷装
置において、上記裏面印刷モードのときデータのアドレ
スの左右反転を行なうアドレス変換回路をCPUとイメー
ジバッファの間のアドレスバスに介在させ、イメージバ
ッファにはCPUが指定することにより対応する印刷デー
タを印刷機構部に転送する機能を持たせた転送アドレス
の格納領域を設け、裏面印刷モード時にはCPUは、表面
印刷モード時とは異なったアドレスに転送アドレスを設
定し、このアドレスを指定することにより、イメージバ
ッファ上の印刷データを印刷機構部へ転送するようにし
たものである。
ページメモリと、このページメモリのコードデータに対
応するビットデータが展開されるイメージバッファと、
イメージバッファに展開されたビットデータの１スキャ
ン分のデータ出力が順次入力され用紙に印刷動作を行な
う印刷機構部と、これら全体を制御するCPUを備え、文
字、図形等の画像を少なくとも左右反転して印刷する裏
面印刷モードを有するラスタスキャン方式の両面印刷装
置において、上記裏面印刷モードのときデータのアドレ
スの左右反転を行なうアドレス変換回路をCPUとイメー
ジバッファの間のアドレスバスに介在させ、イメージバ
ッファにはCPUが指定することにより対応する印刷デー
タを印刷機構部に転送する機能を持たせた転送アドレス
の格納領域を設け、裏面印刷モード時にはCPUは、表面
印刷モード時とは異なったアドレスに転送アドレスを設
定し、このアドレスを指定することにより、イメージバ
ッファ上の印刷データを印刷機構部へ転送するようにし
たものである。
［作用］ この構成によれば、裏面モードでは、CPUは表面印刷
時と異なったアドレスに転送アドレスを設定し、このア
ドレスを指定することにより、イメージバッファから上
記転送アドレスに対応する印刷データ１ラスタずつ印刷
機構部へ転送される。
時と異なったアドレスに転送アドレスを設定し、このア
ドレスを指定することにより、イメージバッファから上
記転送アドレスに対応する印刷データ１ラスタずつ印刷
機構部へ転送される。
［実施例］ 第１図は、本発明の一実施例による両面印刷装置のブ
ロック構成を示す。
ロック構成を示す。
本装置は、外部装置としてのホストコンピュータ１か
ら文字・図形等の印刷（コード）データが入力されるイ
ンターフェイス２と、インターフェイス２を介してデー
タが入力されると共に装置全体を制御するCPU3と、入力
されたコードデータが一時的に格納される受信バッファ
４と、同データがページ単位で記憶されるページメモリ
（RAM）５と、システムの制御プログラムが格納されたR
OM6と、コードに対応する文字等のビットデータが格納
されたキャラクタジェネレータ（CG）７と、ページメモ
リ５に記憶されたデータに基づき画像情報がビットデー
タとして展開され格納されるDPRAM（イメージバッフ
ァ）８と、このDPRAM8からのパラレル出力をシリアル出
力に変換するパラレル−シリアル変換回路９と、同交換
回路９からの１スキャン分のビットデータを受けて紙面
に印刷するレーザスキャナ等でなる印刷機構部（エンジ
ン）10等から構成されている。
ら文字・図形等の印刷（コード）データが入力されるイ
ンターフェイス２と、インターフェイス２を介してデー
タが入力されると共に装置全体を制御するCPU3と、入力
されたコードデータが一時的に格納される受信バッファ
４と、同データがページ単位で記憶されるページメモリ
（RAM）５と、システムの制御プログラムが格納されたR
OM6と、コードに対応する文字等のビットデータが格納
されたキャラクタジェネレータ（CG）７と、ページメモ
リ５に記憶されたデータに基づき画像情報がビットデー
タとして展開され格納されるDPRAM（イメージバッフ
ァ）８と、このDPRAM8からのパラレル出力をシリアル出
力に変換するパラレル−シリアル変換回路９と、同交換
回路９からの１スキャン分のビットデータを受けて紙面
に印刷するレーザスキャナ等でなる印刷機構部（エンジ
ン）10等から構成されている。
さらに、CPU3とDPRAM8との間は、データバス11と、ア
ドレスバス12と、制御バス（図示なし）にて接続され、
CPU3とDPRAM8の間には、アドレスセレクタとインバータ
とからなるアドレス反転回路（アドレス変換回路）13を
介在させている。このアドレス反転回路13にはCPU3から
印刷面の表面、裏面の選択信号Ｓが入力されてその動作
が切換えられ、表面では反転しない図示Ｆラインのアド
レスデータを出力し、裏面では員倍たを介して反転する
図示Ｒラインのアドレスデータを出力する。かくして、
裏面印刷時には、表面印刷時に対してページメモリ５か
らDPRAM8へのデータのビット展開に際して、所定のデー
タ単位に横方向のアドレスを示すコラムアドレスの左右
反転が行なわれる。
ドレスバス12と、制御バス（図示なし）にて接続され、
CPU3とDPRAM8の間には、アドレスセレクタとインバータ
とからなるアドレス反転回路（アドレス変換回路）13を
介在させている。このアドレス反転回路13にはCPU3から
印刷面の表面、裏面の選択信号Ｓが入力されてその動作
が切換えられ、表面では反転しない図示Ｆラインのアド
レスデータを出力し、裏面では員倍たを介して反転する
図示Ｒラインのアドレスデータを出力する。かくして、
裏面印刷時には、表面印刷時に対してページメモリ５か
らDPRAM8へのデータのビット展開に際して、所定のデー
タ単位に横方向のアドレスを示すコラムアドレスの左右
反転が行なわれる。
さらに、CPU3から出力される転送アドレスを変更する
ための転送アドレス変更回路（アドレスデコーダ）14
と、DPRAM8に対するタイミング信号を発生するタイミン
グ発生回路15とを備えている。そして、アドレスデコー
ダ14にはCPU3からアドレス信号と印刷面の表面、裏面の
選択信号Ｓが入力され、タイミング発生回路15はアドレ
スデコーダ14より出力される転送信号T1を受けて所定の
DPRAM制御タイミング信号T2をDPRAM8へ出力する。DPRAM
制御タイミングは、主として書込み、読出し、転送、リ
フレッシュの４種類がある。
ための転送アドレス変更回路（アドレスデコーダ）14
と、DPRAM8に対するタイミング信号を発生するタイミン
グ発生回路15とを備えている。そして、アドレスデコー
ダ14にはCPU3からアドレス信号と印刷面の表面、裏面の
選択信号Ｓが入力され、タイミング発生回路15はアドレ
スデコーダ14より出力される転送信号T1を受けて所定の
DPRAM制御タイミング信号T2をDPRAM8へ出力する。DPRAM
制御タイミングは、主として書込み、読出し、転送、リ
フレッシュの４種類がある。
また、DPRAM8とパラレル−シリアル変換回路９との間
のデータラインには、裏面の印刷データについて１ビッ
ト単位でのデータ反転を行うデータ反転回路16が設けら
れている。このデータ反転回路16は、表面、裏面の選択
信号Ｓを受けて、データのフォワード接続とリバース接
続の切換えをハードウェアにて行なうものであり、裏面
のデータについて横方向（左右方向）のアドレスを示す
カラムアドレスの、ワード単位での並び換えを本実施例
では１ラスタ内の前後に隣接する16ビット単位（D0〜D1
5）でのデータの左右反転を行う。
のデータラインには、裏面の印刷データについて１ビッ
ト単位でのデータ反転を行うデータ反転回路16が設けら
れている。このデータ反転回路16は、表面、裏面の選択
信号Ｓを受けて、データのフォワード接続とリバース接
続の切換えをハードウェアにて行なうものであり、裏面
のデータについて横方向（左右方向）のアドレスを示す
カラムアドレスの、ワード単位での並び換えを本実施例
では１ラスタ内の前後に隣接する16ビット単位（D0〜D1
5）でのデータの左右反転を行う。
次に、CPU3からみた表面、裏面のデータについてのDP
RAM8のデータ格納領域について第２図（ａ）（ｂ）を用
いて説明する。表面、裏面の各転送アドレス部A,Bは、
同アドレス部のアドレスに何等かのデータがCPU3により
書込まれるとタイミング発生回路15がそれを読み込むこ
とで、該アドレスに対応する１ラスタ分の印刷データを
DPRAM8からパラレル−シリアル変換回路９へ転送するよ
うに機能するために設けられたものである。
RAM8のデータ格納領域について第２図（ａ）（ｂ）を用
いて説明する。表面、裏面の各転送アドレス部A,Bは、
同アドレス部のアドレスに何等かのデータがCPU3により
書込まれるとタイミング発生回路15がそれを読み込むこ
とで、該アドレスに対応する１ラスタ分の印刷データを
DPRAM8からパラレル−シリアル変換回路９へ転送するよ
うに機能するために設けられたものである。
第２図（ａ），（ｂ）に示されるように、CPU3から出
力されるデータのアドレスは、上述したように裏面デー
タについては画像反転を行う関係で、DPRAM8のロウアド
レス、カラムアドレス上での表面の印刷データ格納領域
Ａと裏面の印刷データ格納領域Ｂとが、カラムアドレス
方向にずれた位置に展開されるがごとく設定される。そ
こで、各々の転送アドレス部A,Bの格納位置を、各印刷
データ領域とカラムアドレス方向に離れた位置に設定す
る。従って、CPU3からみた各転送部A,Bは互いにカラム
アドレス方向に異なった位置となる。
力されるデータのアドレスは、上述したように裏面デー
タについては画像反転を行う関係で、DPRAM8のロウアド
レス、カラムアドレス上での表面の印刷データ格納領域
Ａと裏面の印刷データ格納領域Ｂとが、カラムアドレス
方向にずれた位置に展開されるがごとく設定される。そ
こで、各々の転送アドレス部A,Bの格納位置を、各印刷
データ領域とカラムアドレス方向に離れた位置に設定す
る。従って、CPU3からみた各転送部A,Bは互いにカラム
アドレス方向に異なった位置となる。
上記構成にあって、CPU3は、ページメモリ５に記憶さ
れたページデータ（アドレスデータを含む）に基づきDP
RAM8の所定のアドレスにビットデータを展開する書き込
み動作を行なう。また、DPRAM8は、CPU3からの所定のア
ドレスデータおよび転送信号に基づいて、DPRAM8に書込
まれた画像ビットデータの内、転送アドレスに応じた部
分の１スキャンデータ（例えば、4096ドット分のデー
タ）を読出し、パラレル−シリアル変換回路９を介して
エンジン10へ転送出力し、用紙の所定位置への印刷を可
能とする。
れたページデータ（アドレスデータを含む）に基づきDP
RAM8の所定のアドレスにビットデータを展開する書き込
み動作を行なう。また、DPRAM8は、CPU3からの所定のア
ドレスデータおよび転送信号に基づいて、DPRAM8に書込
まれた画像ビットデータの内、転送アドレスに応じた部
分の１スキャンデータ（例えば、4096ドット分のデー
タ）を読出し、パラレル−シリアル変換回路９を介して
エンジン10へ転送出力し、用紙の所定位置への印刷を可
能とする。
画像情報のDPRAM8からエンジン10への転送は、CPU3か
らの所定のアドレス指定と、表裏の選択信号Ｓに基いた
アドレスデコーダ14からの転送信号T1に基きタイミング
発生回路15から出力されるタイミング信号T2より行なわ
れる。すなわち、CPU3により指定された印刷面が表面か
裏面かに応じて、転送アドレス部ＡまたはＢの一方がア
ドレスデコーダ14に設定される。そして、アドレスデコ
ーダ14は、読み込んだアドレスのデータと現在設定され
ている転送アドレスとに基いて、同データが転送指令で
あるかどうかを判断し、転送指令であれば転送信号T1を
タイミング発生回路15に出力する。これを受けてタイミ
ング発生回路15は所定のタイミングで信号T2をDPRAM8へ
出力する。
らの所定のアドレス指定と、表裏の選択信号Ｓに基いた
アドレスデコーダ14からの転送信号T1に基きタイミング
発生回路15から出力されるタイミング信号T2より行なわ
れる。すなわち、CPU3により指定された印刷面が表面か
裏面かに応じて、転送アドレス部ＡまたはＢの一方がア
ドレスデコーダ14に設定される。そして、アドレスデコ
ーダ14は、読み込んだアドレスのデータと現在設定され
ている転送アドレスとに基いて、同データが転送指令で
あるかどうかを判断し、転送指令であれば転送信号T1を
タイミング発生回路15に出力する。これを受けてタイミ
ング発生回路15は所定のタイミングで信号T2をDPRAM8へ
出力する。
このようにして、アドレスデコーダ14はCPU3からの選
択信号Ｓが表面を選択するものであれば、転送アドレス
部Ａのアドレスを指定した時にのみ転送信号T1を出力
し、他方、選択信号Ｓが裏面を選択するものであれば、
転送アドレス部Ｂのアドレスを指定した時にのみ転送信
号T1を出力する。
択信号Ｓが表面を選択するものであれば、転送アドレス
部Ａのアドレスを指定した時にのみ転送信号T1を出力
し、他方、選択信号Ｓが裏面を選択するものであれば、
転送アドレス部Ｂのアドレスを指定した時にのみ転送信
号T1を出力する。
第３図（ａ）（ｂ）は、CPU3と、DPRAM8と、エンジン
10における表面、裏面の１ラスタ中の印刷データ部分と
転送アドレス部分のアドレス反転とデータ反転の状況を
示す。通常のA4等の用紙サイズの場合、CPU3からみて表
面では印刷データ領域は１ラスタ（4096ドット）の左方
に設定し（０〜15ドット部分が非画像部、16〜2415ドッ
ト部分が画像部、2416〜4079ドット部分が非画像部）、
転送アドレスの領域は右単に設定している（4080〜4095
ドット部分）。一方、裏面では上述したように、CPU3と
DPRAM8との間でアドレス反転回路13によりアドレス反転
を行うことから印刷データ領域、転送アドレス領域のい
ずれも表面とは逆に位置に設定している。また、第３図
（ｂ）からも分わるように、裏面のデータはDPRAM8とエ
ンジン10の間でデータ反転回路16により16ビット単位で
の左右反転を行っている。
10における表面、裏面の１ラスタ中の印刷データ部分と
転送アドレス部分のアドレス反転とデータ反転の状況を
示す。通常のA4等の用紙サイズの場合、CPU3からみて表
面では印刷データ領域は１ラスタ（4096ドット）の左方
に設定し（０〜15ドット部分が非画像部、16〜2415ドッ
ト部分が画像部、2416〜4079ドット部分が非画像部）、
転送アドレスの領域は右単に設定している（4080〜4095
ドット部分）。一方、裏面では上述したように、CPU3と
DPRAM8との間でアドレス反転回路13によりアドレス反転
を行うことから印刷データ領域、転送アドレス領域のい
ずれも表面とは逆に位置に設定している。また、第３図
（ｂ）からも分わるように、裏面のデータはDPRAM8とエ
ンジン10の間でデータ反転回路16により16ビット単位で
の左右反転を行っている。
第４図（ａ）（ｂ）（ｃ）、第５図（ａ）（ｂ）
（ｃ）には、ページメモリ５、DPRAM8、エンジン10にお
ける表面と裏面のアドレス・データ反転の概念を示して
いる。なお、ここでは、１文字が32×32ドットの例を示
し、また、ページメモリ５には実際にはコードデータ形
式で格納されている。第５図から分かるように、裏面の
データについては、CPU3によるページメモリ５へのデー
タの格納位置を予め文字単位で上下に反転しており、ペ
ージメモリ５からDPRAM8へのビット展開時に１ラスト単
位でロードアドレスの上下反転を行なっている。これを
本実施例はプログラムソフトにより行っている。同時
に、アドレス反転回路13により16ビット単位でコラムア
ドレスの左右反転を行なっている。また、DPRAM8からエ
ンジン10への出力時には、データ反転回路16により前記
16ビット単位内を１ビット単位で左右反転している。
（ｃ）には、ページメモリ５、DPRAM8、エンジン10にお
ける表面と裏面のアドレス・データ反転の概念を示して
いる。なお、ここでは、１文字が32×32ドットの例を示
し、また、ページメモリ５には実際にはコードデータ形
式で格納されている。第５図から分かるように、裏面の
データについては、CPU3によるページメモリ５へのデー
タの格納位置を予め文字単位で上下に反転しており、ペ
ージメモリ５からDPRAM8へのビット展開時に１ラスト単
位でロードアドレスの上下反転を行なっている。これを
本実施例はプログラムソフトにより行っている。同時
に、アドレス反転回路13により16ビット単位でコラムア
ドレスの左右反転を行なっている。また、DPRAM8からエ
ンジン10への出力時には、データ反転回路16により前記
16ビット単位内を１ビット単位で左右反転している。
以上の説明から明らかように、本実施例によれば、CP
U3印刷面が表面か裏面かのデータと所定のアドレスを指
定することに応じて出力される転送信号に同期して、表
面のデータについては転送アドレス部Ａ（第２図）の各
アドレスを、裏面のデータについては転送アドレス部Ｂ
（第２図）のアドレスを、それぞれ正確に指定た時にの
み、エンジン10へのデータ転送を行なうことができるの
で、誤転送を起すことがなくなる。
U3印刷面が表面か裏面かのデータと所定のアドレスを指
定することに応じて出力される転送信号に同期して、表
面のデータについては転送アドレス部Ａ（第２図）の各
アドレスを、裏面のデータについては転送アドレス部Ｂ
（第２図）のアドレスを、それぞれ正確に指定た時にの
み、エンジン10へのデータ転送を行なうことができるの
で、誤転送を起すことがなくなる。
さらに、DPRAM8からのデータは、ビット単位でデータ
反転回路16のハードウェアでなるフォワード接続或いは
リバース接続を経て、シリアル−パラレル変換回路９に
よりシリアルに変換されて、エンジン10のコントローラ
へ出力されるようになっている。いま、更に、このよう
な16ビットデータの配列をソフトウェアにて行なったと
すると、16回のシフト動作処理を必要とするため時間が
あかるが、ハード構成にて行なうことにより、ソフトウ
ェアに負担をかけず、動作時間の大巾な短縮を図ること
ができる。
反転回路16のハードウェアでなるフォワード接続或いは
リバース接続を経て、シリアル−パラレル変換回路９に
よりシリアルに変換されて、エンジン10のコントローラ
へ出力されるようになっている。いま、更に、このよう
な16ビットデータの配列をソフトウェアにて行なったと
すると、16回のシフト動作処理を必要とするため時間が
あかるが、ハード構成にて行なうことにより、ソフトウ
ェアに負担をかけず、動作時間の大巾な短縮を図ること
ができる。
なお、本発明は、CPU3とDPRAM8との間に裏面データを
印刷する時に機能するアドレス反転回路13を設け、もっ
て、裏面のデータについてCPU3からみた印刷データ領域
と転送アドレスの領域とを離間することができることに
要旨があり、その他の構成については適宜の構成を取る
ことができる。
印刷する時に機能するアドレス反転回路13を設け、もっ
て、裏面のデータについてCPU3からみた印刷データ領域
と転送アドレスの領域とを離間することができることに
要旨があり、その他の構成については適宜の構成を取る
ことができる。
［発明の効果］ 以上のように本発明によれば、イメージバッファ上の
表面、裏面の印刷データ格納領域と、各転送アドレスと
が離れ、かつ、転送アドレスが表裏面で異なる位置に制
定されるので、CPUがイメージバッファ上の転送アドレ
スを誤ってアクセスすることがなく、したがって、誤転
送を起すことを防止することができる。また、誤転送を
起さないように、ソフトウェアで逐次、調べる必要がな
いので、ソフトウェアの負担が小さくなる。さらには、
イメージバッファを有効に利用でき、使用可能なエリア
を実質的に増大することができる。
表面、裏面の印刷データ格納領域と、各転送アドレスと
が離れ、かつ、転送アドレスが表裏面で異なる位置に制
定されるので、CPUがイメージバッファ上の転送アドレ
スを誤ってアクセスすることがなく、したがって、誤転
送を起すことを防止することができる。また、誤転送を
起さないように、ソフトウェアで逐次、調べる必要がな
いので、ソフトウェアの負担が小さくなる。さらには、
イメージバッファを有効に利用でき、使用可能なエリア
を実質的に増大することができる。
第１図は本発明の一実施例による両面印刷装置のブロッ
ク構成図、第２図（ａ）（ｂ）は同装置におけるCPUか
らみたイメージバッファ上のデータの格納状態を示す
図、第３図（ａ）（ｂ）は表面と裏面の１ラスタ分のデ
ータのアドレスとデータの反転状況を示す図、第４図
（ａ）（ｂ）（ｃ）、第５図（ａ）（ｂ）（ｃ）は夫々
表面と裏面の画像の反転状況を示す概念図である。 ３……CPU、５……ページメモリ、８……DPRAM（イメー
ジバッファ）、10……印刷機構部、13……アドレス反転
回路（アドレス変換回路）、Ｓ……表裏の選択信号。
ク構成図、第２図（ａ）（ｂ）は同装置におけるCPUか
らみたイメージバッファ上のデータの格納状態を示す
図、第３図（ａ）（ｂ）は表面と裏面の１ラスタ分のデ
ータのアドレスとデータの反転状況を示す図、第４図
（ａ）（ｂ）（ｃ）、第５図（ａ）（ｂ）（ｃ）は夫々
表面と裏面の画像の反転状況を示す概念図である。 ３……CPU、５……ページメモリ、８……DPRAM（イメー
ジバッファ）、10……印刷機構部、13……アドレス反転
回路（アドレス変換回路）、Ｓ……表裏の選択信号。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 清 愛知県名古屋市瑞穂区掘田通９丁目35番 地 ブラザー工業株式会社内 (72)発明者 都筑 徹 愛知県名古屋市瑞穂区掘田通９丁目35番 地 ブラザー工業株式会社内 (56)参考文献 特開 昭60−257254（ＪＰ，Ａ) 特開 昭63−125352（ＪＰ，Ａ) 特開 平２−50862（ＪＰ，Ａ) 特開 昭64−16665（ＪＰ，Ａ)
Claims (1)
- 【請求項１】文字、図形等のコードデータが記録される
ページメモリと、このページメモリのコードデータに対
応するビットデータが展開されるイメージバッファと、
イメージバッファに展開されたビットデータの１スキャ
ン分のデータ出力が順次入力され用紙に印刷動作を行な
う印刷機構部と、これら全体を制御するCPUを備え、文
字、図形等の画像を少なくとも左右反転して印刷する裏
面印刷モードを有するラスタスキャン方式の両面印刷装
置において、 上記裏面印刷モードのときデータのアドレスの左右反転
を行なうアドレス変換回路をCPUとイメージバッファの
間のアドレスバスに介在させ、イメージバッファにはCP
Uが指定することにより対応する印刷データを印刷機構
部に転送する機能を持たせた転送アドレスの格納領域を
設け、裏面印刷モード時にはCPUは、表面印刷モード時
とは異なったアドレスに転送アドレスを設定し、このア
ドレスを指定することにより、イメージバッファ上の印
刷データを印刷機構部へ転送することを特徴とするラス
タスキャン方式の両面印刷装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11669289A JP2650416B2 (ja) | 1989-05-09 | 1989-05-09 | ラスタスキャン方式の両面印刷装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11669289A JP2650416B2 (ja) | 1989-05-09 | 1989-05-09 | ラスタスキャン方式の両面印刷装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02295771A JPH02295771A (ja) | 1990-12-06 |
| JP2650416B2 true JP2650416B2 (ja) | 1997-09-03 |
Family
ID=14693496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11669289A Expired - Fee Related JP2650416B2 (ja) | 1989-05-09 | 1989-05-09 | ラスタスキャン方式の両面印刷装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2650416B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011046154A (ja) | 2009-08-28 | 2011-03-10 | Fuji Xerox Co Ltd | 画像処理装置、印刷システム及びプログラム |
-
1989
- 1989-05-09 JP JP11669289A patent/JP2650416B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02295771A (ja) | 1990-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05221030A (ja) | 印刷制御装置 | |
| JP2650416B2 (ja) | ラスタスキャン方式の両面印刷装置 | |
| US6486969B1 (en) | Image processing apparatus, information processing apparatus and printer | |
| JPH01136770A (ja) | プリンタ | |
| JPS5941052A (ja) | 文字パタ−ン発生装置 | |
| JPH02295772A (ja) | ラスタスキャン方式の両面印刷装置 | |
| JPS6372556A (ja) | 拡大印字方式 | |
| JPH07304213A (ja) | 印刷装置及びその制御方法 | |
| JP2782798B2 (ja) | 画像出力装置 | |
| EP1163640B1 (en) | Bit string conversion device and method | |
| JP3193551B2 (ja) | 印刷装置 | |
| JP2669336B2 (ja) | 印刷装置 | |
| JP3437209B2 (ja) | 画像記録装置 | |
| JPH07195760A (ja) | プリンタ制御装置 | |
| JP3098435B2 (ja) | 複数サーマルヘッド用制御システム | |
| JP2955301B2 (ja) | 画像処理方法 | |
| JPS6361287A (ja) | ビデオ信号生成回路 | |
| JP3143118B2 (ja) | プリンタ及び印字イメージパターン展開方法 | |
| JPH0867034A (ja) | プリンタ装置および同装置に使用されるバッファメモリのアドレス制御方法 | |
| JP2908571B2 (ja) | ページプリンタ | |
| JPH05212913A (ja) | 画像形成装置 | |
| JPS6349824A (ja) | プリンタ制御方式 | |
| JP2002331713A (ja) | プリンタ制御装置とデータ転送制御方法 | |
| JPH11249832A (ja) | 画像形成装置 | |
| JPH0713849A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |