JPH0867034A - プリンタ装置および同装置に使用されるバッファメモリのアドレス制御方法 - Google Patents

Abstract

(57)【要約】 【目的】コピー作業を行うこと無く、複数の文字パター
ンそれぞれを任意の位置から高速に印字する。 【構成】バッファメモリ１７上の文字パターン展開位置
を指定するバッファメモリアドレスがアドレス限界検査
回路２７２によってバッファメモリの最終アドレスと比
較される。バッファメモリアドレスが最終アドレスを越
える値であることが検出された時は、アドレスの回り込
みが発生され、そのバッファメモリ１７の先頭ドットラ
インから再び文字パターンの描画が行われる。このた
め、バッファメモリ１７の最終ドットラインまでに展開
できなかった文字パターンの残部をバッファメモリ１７
の先頭ドットラインから再び展開できる。したがって、
複数の文字パターンを何ドットラインかずらして印刷す
る場合でも、コピー作業を行うこと無く、それら文字パ
ターンを任意の位置から高速に印字できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、たとえばドットライ
ンプリンタのようなプリンタ装置、およびそのプリンタ
装置に使用されるバッファメモリのアドレス制御方法に
関する。

【０００２】

【従来の技術】一般に、ドットラインプリンタのような
ラインプリンタにおいては、１行分の文字データパター
ンを格納するためのラインバッファが設けられており、
１行単位で印字が高速に行われる。

【０００３】このようなラインプリンタにおけるライン
バッファの制御は、次のような手順で行われる。ここで
は、図８に示されているように、２つの文字“Ａ”を縦
方向に１２ドットずらした位置に印刷する場合について
説明する。

【０００４】この場合、まず、図９（Ａ）に示されてい
るように、文字“Ａ”のパターンをラインバッファに展
開し、ラインバッファの先頭ドットラインから、次の文
字“Ａ”の展開開始ドットラインの１つ前のドットライ
ン（出力終了ライン）までを印刷する。

【０００５】次に、図９（Ｂ）に示されているように、
出力終了ラインの次のドットライン（コピー開始ライ
ン）からラインバッファの最終ドットライン（コピー終
了ライン）までを、ラインバッファの先頭ドットライン
から始まる領域にコピーする。

【０００６】この後、図９（Ｃ）に示されているよう
に、次の文字“Ａ”のパターンをラインバッファに展開
した後、そのラインバッファの先頭ドットラインから最
終ドットラインまでを印刷する。

【０００７】このように、従来では、２つの文字“Ａ”
を何ドットラインかずらして印刷する場合のように文字
パターンの途中のイメージをラインバッファの先頭ライ
ンから展開する必要がある場合には、ラインバッファに
すでに展開されている文字パターンの特定領域をライン
バッファの別の領域にコピーするという作業が行われて
いた。

【０００８】このコピー作業では、ラインバッファに対
するデータ読み出しと、データ書込みとが何度も繰り返
される。したがって、そのコピーに比較的多くの時間が
必要とされ、これによってプリンタ装置の印字速度が低
下される欠点があった。

【０００９】

【発明が解決しようとする課題】従来では、複数の文字
パターンを何ドットラインかずらして印刷する場合のよ
うに文字パターンの途中のイメージをラインバッファの
先頭ラインから展開する必要がある場合には、ラインバ
ッファにすでに展開されている文字パターンの特定領域
をラインバッファの別の領域にコピーするという作業が
必要となり、これによって印字速度が低下される欠点が
あった。

【００１０】この発明はこのような点に鑑みてなされた
ものであり、ラインバッファへのアドレスの回り込みを
発生させることによって文字パターンの途中からライン
バッファに展開できるようにし、コピー作業を行うこと
無く、複数の文字パターンをそれぞれを任意の位置から
高速に印字することができるプリンタ装置を提供するこ
とを目的とする。

【００１１】

【課題を解決するための手段および作用】この発明は、
少なくとも１行分の文字パターンが展開されるバッファ
メモリを有し、このバッファメモリに展開された文字パ
ターンを行単位で印字するプリンタ装置において、前記
バッファメモリ上の文字パターン展開位置を指定するバ
ッファメモリアドレスと前記バッファメモリの最終アド
レスとを比較し、前記バッファメモリアドレスが前記最
終アドレスを越える値か否かを検出するアドレス限界検
出手段と、前記バッファメモリアドレスが前記最終アド
レスを越える値であることが検出された際、前記バッフ
ァメモリアドレスと前記最終アドレスとの差に対応する
オフセットアドレスを、前記バッファメモリに出力する
アドレス出力手段とを具備し、前記バッファメモリの最
終ドットラインまでに展開できなかった各文字パターン
の残部を前記バッファメモリの先頭ドットラインから展
開できるようにしたことを特徴とする。

【００１２】このプリンタ装置においては、バッファメ
モリ上の文字パターン展開位置を指定するバッファメモ
リアドレスがアドレス限界検出手段によってバッファメ
モリの最終アドレスと比較される。バッファメモリアド
レスが最終アドレスを越える値であることが検出された
時は、オフセットアドレスがバッファメモリに出力さ
れ、そのオフセットアドレスによってバッファメモリが
アドレス指定される。

【００１３】オフセットアドレスは、バッファメモリア
ドレスとバッファメモリの最終アドレスとの差に対応す
る値を有している。このため、バッファメモリアドレス
が最終アドレスを越えるとアドレスの回り込みが発生さ
れ、そのバッファメモリの先頭ドットラインから再び文
字パターンの描画が行われる。

【００１４】したがって、バッファメモリの最終ドット
ラインまでに展開できなかった各文字パターンの残部を
バッファメモリの先頭ドットラインから再び展開できる
ようになる。よって、複数の文字パターンを何ドットラ
インかずらして印刷する場合のように文字パターンをそ
の途中からラインバッファに展開する必要がある場合に
おいても、コピー作業が不要となり、高速印字を実現で
きる。

【００１５】

【実施例】以下、図面を参照してこの発明の実施例を説
明する。図１には、この発明の一実施例に係るプリンタ
装置のシステム構成が示されている。このプリンタ装置
は、例えばドットラインプリンタのようなラインプリン
タであり、印字データを印刷用紙上に１ライン分まとめ
て一度に印刷できる機能を持つ。

【００１６】このプリンタ装置には、図示のように、Ｃ
ＰＵ１１、ＲＯＭ１２、ＲＡＭ１３、ホストインタフェ
ース１４、印字コントロールゲートアレイ１５、ファン
トＲＯＭ１６、バッファメモリ１７、および印字機構１
８が設けられている。

【００１７】ＣＰＵ１１は、ＲＯＭ１２のファームウェ
アに従って、このプリンタ装置全体の動作を制御する。
ＲＡＭ１３には文字コードなどが格納されるデータバッ
ファ領域が確保されており、そこにはホストインタフェ
ース１４を介してホストコンピュータから転送される文
字コードなどが格納される。

【００１８】印字コントロールゲートアレイ１５は、Ｃ
ＰＵ１１からの指示に従って、印字機構１８へ転送する
印字データの生成のためにフォントＲＯＭ１６、および
バッファメモリ１７のアクセス制御を行うと共に、印字
機構１８の印字動作制御を行う。

【００１９】フォントＲＯＭ１６には、各種文字コード
に対応した多数の文字フォントが格納されている。バッ
ファメモリ１７は少なくとも１行分の文字フォントが展
開される印字用バッファであり、この印字用バッファの
バッファサイズは可変設定できる。

【００２０】１行分の文字フォントだけを格納するバッ
ファサイズに設定するとバッファメモリ１７はラインバ
ッファとして使用され、また１頁分の文字フォントを格
納するバッファサイズに設定するとバッファメモリ１７
はページバッファとして使用される。

【００２１】印字機構１８は、例えば、ワイヤドットの
印字ヘッドを横１列に等間隔で多数配置したドットライ
ン式の機構を持ち、左右に孔の開いた連続用紙（アンフ
ォールド紙）をライン単位で搬送しながら印字を行う。

【００２２】印字コントロールゲートアレイ１５は、図
示のように、Ｉ／Ｏレジスタ群２１、パターンコントロ
ール回路２２、バッファコントロール回路２３、データ
転送回路２４、およびプリンタメカインタフェース２５
から構成されている。

【００２３】パターンコントロール回路２２は、ＲＡＭ
１３の文字コードの値に従ってフォントＲＯＭ１６をア
クセスし、その文字コードに対応するフォントパータン
を読み出す。このフォントパータンは、パターンコント
ロール回路２２内蔵の展開回路２６によって縦／横変
換、拡大縮小などの加工処理が施される。この加工処理
は、ＣＰＵ１１によってＩ／Ｏレジスタ群２１にセット
されたパラメタ値に従って行われる。

【００２４】バッファコントロール回路２３はバッファ
メモリ１７をアクセス制御し、パターンコントロール回
路２２から転送されるフォンパターンをバッファメモリ
１７に書込むと共に、そのバッファメモリ１７から１ド
ットライン単位でパターンを読み出す。

【００２５】フォンパターンの書込みにおいては、バッ
ファコントロール回路２３内蔵の回り込みアドレス発生
回路２７によってバッファメモリ１７上の書込み位置が
制御される。この場合、回り込みアドレス発生回路２７
は、バッファメモリ１７の最終ドットラインまでに展開
できなかった文字パターンの残部がバッファメモリ１７
の先頭ドットラインから再び展開できるように、回り込
みアドレスを発生する。

【００２６】この回り込みアドレスの発生制御は、この
発明の特徴とする部分であり、その具体的な内容につい
ては図２で後述する。データ転送回路２５は、バッファ
コントロール回路２３によって読み出された１ドットラ
イン単位のパターンデータ（ラインスライスパターン）
をプリンメカインタフェース２５に転送する。

【００２７】プリンタメカインタフェース２５は、印字
機構１８へのラインスライスパターンの転送、および印
字機構１８の紙送り制御などを行う。図２には、回り込
みアドレス発生回路２７の具体的な構成と、印字データ
の流れが示されている。

【００２８】回り込みアドレス発生回路２７は、図示の
ように、リミットアドレスレジスタ２７１、アドレス限
界検査回路２７２、加算回路２７３は、バス切り替え回
路２７４、およびオフセットレジスタ２７５から構成さ
れている。

【００２９】リミットアドレスレジスタ２７１には、バ
ッファメモリ１７に設定されるラインバッファまたはペ
ージバッファの最終アドレスを示すパラメタ値がセット
される。このパラメタ値は、Ｉ／Ｏレジスタ群２１を介
してＣＰＵ１１からリミットアドレスレジスタ２７１に
転送されるものである。

【００３０】例えば、バッファメモリ１７がラインバッ
ファとして使用され、そのラインバッファが図３に示す
ような構成の場合には、リミットアドレスレジスタ２７
１には最終アドレス値として“６５２７”がセットされ
る。

【００３１】アドレス限界検査回路２７２は、リミット
アドレスレジスタ２７１にセットされた最終アドレス値
（アドレス１）と展開回路２６から出力されるバッファ
メモリアドレス（アドレス２）とを比較して、バッファ
メモリアドレスが最終アドレス値を越える値か否かを検
出する。

【００３２】バッファメモリアドレスが最終アドレス値
を越える値であることを検出すると、アドレス限界検査
回路２７２は、バッファメモリ１７のライトアドレスを
展開回路２６のアドレス出力から加算回路２７３のアド
レス出力に切り替えるために、“１”のバスセレクト信
号（ＢＵＳ ＳＥＬＥＣＴ）を発生する。

【００３３】加算回路２７３は、展開回路２６から出力
されるバッファメモリアドレスとバッファメモリ１７の
バッファサイズとの差に対応するオフセットアドレスを
発生するためのものであり、展開回路２６から出力され
るバッファメモリアドレス（アドレス２）にオフセット
レジスタ２７５の値（アドレス４）を加算し、その加算
結果をオフセットアドレス（アドレス５）として出力す
る。

【００３４】バス切り替え回路２７４は、展開回路２６
から出力されるアドレス（アドレス２）と加算回路２７
３から出力されるアドレス（アドレス５）を入力し、バ
スセレクト信号（ＢＵＳ ＳＥＬＥＣＴ）に応じてそれ
ら入力アドレスの一方を選択する。

【００３５】この場合、バスセレクト信号が“０”なら
ば展開回路２６から出力されるアドレス（アドレス２）
が選択され、“１”ならば加算回路２７３から出力され
るアドレス（アドレス５）が選択される。選択されたア
ドレスは、文字フォントパターンの格納位置を示すライ
トアドレスとしてバッファメモリ１７に送られる。

【００３６】この回り込みアドレス発生回路２７におい
ては、まず、展開回路２６からの文字パターン展開位置
を指定するバッファメモリアドレス（アドレス２）がア
ドレス限界検査回路２７２によって最終アドレス（アド
レス１）と比較される。

【００３７】アドレス２がアドレス１以下の値であるこ
とが検出された時は、展開回路２６からのバッファメモ
リアドレス（アドレス２）がそのままバッファメモリ１
７に送られ、そのバッファメモリアドレス（アドレス
２）によってバッファメモリ１７がアドレス指定され
る。

【００３８】一方、アドレス２がアドレス１よりも大き
な値であることが検出された時は、“１”のバスセレク
ト信号によって加算回路２７３からのオフセットアドレ
ス（アドレス５）がバッファメモリ１７に出力され、そ
のオフセットアドレス（アドレス５）によってバッファ
メモリ１７がアドレス指定される。

【００３９】オフセットアドレスは、バッファメモリア
ドレス（アドレス２）とバッファメモリの最終アドレス
（アドレス１）との差に対応する値を有している。この
ため、バッファメモリアドレス（アドレス２）が最終ア
ドレスを越えるとアドレスの回り込みが発生され、その
バッファメモリ１７の先頭ドットラインから再び文字パ
ターンの描画が行われる。

【００４０】次に、バッファメモリ１７に文字フォント
パターンを書込み時の具体的な動作を説明する。図３に
示されているように、バッファメモリ１７は１頁（例え
ば、６６行）分の文字フォントパターンを格納するペー
ジバッファとしても利用できるが、ここでは、バッファ
メモリ１７が、８×２７１ドット、２４ドットラインの
ドットサイズに対応し、アドレス０〜アドレス６５２７
までが割り当てられた６５２８バイトのサイズを持つ１
行分のラインバッファとして使用される場合について説
明する。

【００４１】この場合、前述したように、リミットアド
レスレジスタ２７１には“６５２７”がセットされ、オ
フセットレジスタ２７５には“−６５２８”がセットさ
れる。

【００４２】この設定で、図４に示されているように、
例えばアドレス値“６５２９”へのアクセスを展開回路
２６が行うと、アドレス２（＝６５２９）がアドレス１
（＝６５２７）よりも大きな値であるので、“１”のバ
スセレクト信号がアドレス限界検査回路２７２から発生
される。

【００４３】これにより、加算回路２７３からのアドレ
ス値“１”（＝“６５２９”−“６５２８”）が選択さ
れ、アドレス値“６５２９”へのアクセスはアドレス値
“１”へのアクセスに切り替えられる。

【００４４】次に、このようなアドレスの回り込みを利
用した印刷動作を説明する。ここでは、図５に示されて
いるように、１２×１６ドットの５つの文字“Ａ”を縦
方向にそれぞれ４ドット、４ドット、１６ドット、２８
ドットずらした位置に印刷する場合について説明する。

【００４５】この場合、まず、図６（Ａ），（Ｂ）に示
されているように、４ドット分の紙送りを行い、ライン
バッファ１７の先頭ドットラインを印刷用紙の５ドット
目に設定する。

【００４６】次いで、図６（Ｃ）に示されているよう
に、文字“Ａ”のパターンをラインバッファ１７上の先
頭ドットライン位置から展開した後、図６（Ｄ）に示さ
れているように、ラインバッファ１７の先頭ドットライ
ンから４ドットライン分印刷する。この時の印刷状態は
図６（Ｄ）のようになる。

【００４７】次に、図６（Ｆ）に示されているように、
前回の印刷終了ドットラインの次のドットラインを先頭
として、文字“Ａ”のパターンをラインバッファ１７上
に展開する。

【００４８】そして、図７（Ａ）に示されているよう
に、ラインバッファ１７上の先頭ドットライン位置から
１６ドットライン分印刷する。この時の印刷状態は、図
７（Ｂ）のようになる。

【００４９】次に、図７（Ｃ）に示されているように、
前回の印字終了ドットラインの次のラインを先頭とし
て、文字“Ａ”のパターンをラインバッファ１７上に展
開する。この時、文字“Ａ”のパターンの最初の４ドッ
トライン分は通常通りにラインバッファ１７上に展開さ
れるが、５ドットライン目以降のパータンについてはア
ドレスの回り込みが発生され、図示のように、ラインバ
ッファ１７上に先頭ドットライン位置から展開される。

【００５０】この後、図７（Ｄ）に示されているよう
に、ラインバッファ１７上の前回の印字終了ドットライ
ンの次のラインから２４ドットライン分印刷し、その
後、４ドット分の紙送りをする。この時の印刷状態は、
図７（Ｅ）のようになる。

【００５１】次に、図７（Ｆ）に示されているように、
文字“Ａ”のパターンをラインバッファ１７上の先頭ド
ットライン位置から展開した後、ラインバッファ１７上
の先頭ドットライン位置から２４ドットライン分印刷す
る。これにより、図７（Ｇ）に示すような印刷結果が得
られる。

【００５２】このように、この実施例においては、回り
込みアドレスの発生によってバッファメモリ１７の最終
ドットラインまでに展開できなかった文字パターンの残
部をバッファメモリ１７の先頭ドットラインから再び展
開することができる。これによって、従来のようなコピ
ー作業を行うこと無く、複数の文字パターンを何ドット
ラインかずらした状態で印刷することができる。

【００５３】なお、ここでは、バッファメモリ１７をラ
インバッファとして使用した場合にのみ説明したが、バ
ッファメモリ１７をページバッファとして使用する場合
にも同様の回り込みアドレスを発生できる。この場合に
は、そのページバッファの最終行の最終ドットラインま
でに展開できなかった文字パターンの残部は、ページバ
ッファの先頭行の先頭ドットラインから再び展開される
ことになる。

【００５４】

【発明の効果】以上説明したように、この発明によれ
ば、ラインバッファへのアドレスの回り込みを発生させ
ることによって文字パターンの途中からラインバッファ
に展開できるようになり、コピー作業を行うこと無く、
複数の文字パターンをそれぞれを任意の位置から高速に
印字することができる。

【図面の簡単な説明】

【図１】この発明の一実施例に係るプリンタ装置のシス
テム構成を示すブロック図。

【図２】同実施例のプリンタ装置に設けられた回り込み
アドレス発生回路の具体的構成の一例を示す回路図。

【図３】同実施例のプリンタ装置に設けられたバッファ
メモリの構成を示す図。

【図４】同実施例のプリンタ装置に設けられたバッファ
メモリにデータを書き込む時のアドレス回り込みの様子
を示す図。

【図５】同実施例のプリンタ装置で印刷する印刷パター
ンの一例を示す図。

【図６】同実施例のプリンタ装置で図５の印刷パターン
を印刷する場合の前半の手順を示す図。

【図７】同実施例のプリンタ装置で図５の印刷パターン
を印刷する場合の後半の手順を示す図。

【図８】従来のプリンタ装置で印刷する印刷パターンの
一例を示す図。

【図９】従来のプリンタ装置で図８の印刷パターンを印
刷する場合の手順を示す図。

【符号の説明】

１１…ＣＰＵ、１２…ＲＯＭ、１３…ＲＡＭ、１４…ホ
ストインタフェース、１５…印字コントロールゲートア
レイ、１６…フォントＲＯＭ、１７…バッファメモリ、
１８…印字機構、２１…Ｉ／Ｏレジスタ群、２２…パタ
ーンコントロール回路、２３…バッファコントロール回
路、２４…データ転送回路、２５…プリンタメカインタ
フェース、２７１…リミットアドレスレジスタ、２７２
…アドレス限界検査回路、２７３…加算回路、２７４…
バス切り替え回路、２７５…オフセットレジスタ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 少なくとも１行分の文字パターンが展開
   されるバッファメモリを有し、このバッファメモリに展
   開された文字パターンを行単位で印字するプリンタ装置
   において、 前記バッファメモリ上の文字パターン展開位置を指定す
   るバッファメモリアドレスと前記バッファメモリの最終
   アドレスとを比較し、前記バッファメモリアドレスが前
   記最終アドレスを越える値か否かを検出するアドレス限
   界検出手段と、 前記バッファメモリアドレスが前記最終アドレスを越え
   る値であることが検出された際、前記バッファメモリア
   ドレスと前記最終アドレスとの差に対応するオフセット
   アドレスを、前記バッファメモリに出力するアドレス出
   力手段とを具備し、 前記バッファメモリの最終ドットラインまでに展開でき
   なかった各文字パターンの残部を前記バッファメモリの
   先頭ドットラインから展開できるようにしたことを特徴
   とするプリンタ装置。
2. 【請求項２】 前記アドレス出力手段は、 前記バッファメモリ上の文字パターン展開位置を指定す
   るバッファメモリアドレスと前記オフセットアドレスと
   を入力し、前記アドレス限界検出手段の検出結果に応じ
   て前記バッファメモリアドレスおよびオフセットアドレ
   スの一方を選択して前記バッファメモリに出力する選択
   手段を含むことを特徴とする請求項１記載のプリンタ装
   置。
3. 【請求項３】 少なくとも１行分の文字パターンが展開
   されるバッファメモリを有し、このバッファメモリに展
   開された文字パターンを行単位で印字するプリンタ装置
   におけるバッファメモリのアドレス制御方法において、 前記バッファメモリ上の文字パターン展開位置を指定す
   るバッファメモリアドレスと前記バッファメモリの最終
   アドレスとを比較し、前記バッファメモリアドレスが前
   記最終アドレスを越える値か否かを検出し、 前記バッファメモリアドレスが前記最終アドレスを越え
   る値であることが検出された際、前記バッファメモリア
   ドレスと前記最終アドレスとの差に対応するオフセット
   アドレスを求め、そのオフセットアドレスを前記バッフ
   ァメモリに出力し、 前記バッファメモリの最終ドットラインまでに展開でき
   なかった各文字パターンの残部を前記バッファメモリの
   先頭ドットラインから展開できるようにしたことを特徴
   とするアドレス制御方法。