JP2624304B2 - 印字装置 - Google Patents
印字装置Info
- Publication number
- JP2624304B2 JP2624304B2 JP63180911A JP18091188A JP2624304B2 JP 2624304 B2 JP2624304 B2 JP 2624304B2 JP 63180911 A JP63180911 A JP 63180911A JP 18091188 A JP18091188 A JP 18091188A JP 2624304 B2 JP2624304 B2 JP 2624304B2
- Authority
- JP
- Japan
- Prior art keywords
- printing
- vbb
- unit
- data
- font
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Record Information Processing For Printing (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、パーソナルコンピュータ等の出力装置とし
て利用される印字装置に関するものである。
て利用される印字装置に関するものである。
従来の技術 近年、印字装置は高速化，高機能化が求められて来て
いる。特にレーザーダイオードやLEDアレイ等を光源と
して用いる電子写真方式の印字装置は高速かつ高印字品
質の為、著しく利用分野が拡大している。該印字装置の
ように高速なものでは、当然であるが印字データの処理
能力にも高いものが要求される。これら印字データ処理
方式には種々のものが見られるが、大別して２種類の処
理方式にまとめることができる。
いる。特にレーザーダイオードやLEDアレイ等を光源と
して用いる電子写真方式の印字装置は高速かつ高印字品
質の為、著しく利用分野が拡大している。該印字装置の
ように高速なものでは、当然であるが印字データの処理
能力にも高いものが要求される。これら印字データ処理
方式には種々のものが見られるが、大別して２種類の処
理方式にまとめることができる。
以下、２種類の処理方式の従来例を図面を参照して説
明する。第２図はページメモリ方式の従来の印字装置に
おけるブロック図である。印字装置１は、ホストコンピ
ュータ２から送られてくる印字データを処理するコント
ローラ部1aと用紙上に印字を行なう印字部1bに分けられ
る。コントローラ部1aは、データ処理をコントロールす
るCPU3、CPU3を作動させるプログラムが格納されたプロ
グラムROM4、文字コードに対応したフォントデータが格
納されたフォントROM5、ホストコンピュータ２からの印
字データを受信するインターフェース部６、１ページ分
のイメージデータを格納するページメモリ部14、ページ
メモリ部14へフォントをシフトしながら書込むバレルシ
フタ部７、ページメモリ部14に格納されたイメージデー
タを読出し、シリアルデータに変換して印字部1bに出力
するパラレルシリアル変換部10から成る。又、印字部1b
は印字を行なう印字機構部12、印字機構部12を制御する
印字機構制御部11から成る。
明する。第２図はページメモリ方式の従来の印字装置に
おけるブロック図である。印字装置１は、ホストコンピ
ュータ２から送られてくる印字データを処理するコント
ローラ部1aと用紙上に印字を行なう印字部1bに分けられ
る。コントローラ部1aは、データ処理をコントロールす
るCPU3、CPU3を作動させるプログラムが格納されたプロ
グラムROM4、文字コードに対応したフォントデータが格
納されたフォントROM5、ホストコンピュータ２からの印
字データを受信するインターフェース部６、１ページ分
のイメージデータを格納するページメモリ部14、ページ
メモリ部14へフォントをシフトしながら書込むバレルシ
フタ部７、ページメモリ部14に格納されたイメージデー
タを読出し、シリアルデータに変換して印字部1bに出力
するパラレルシリアル変換部10から成る。又、印字部1b
は印字を行なう印字機構部12、印字機構部12を制御する
印字機構制御部11から成る。
以上のように構成されたページメモリ方式の従来の印
字装置について第４図の処理手順図に従ってその動作を
説明する。第４図において印字装置１はホストコンピ
ュータ２から文字コードを受信する。文字コード61Hは
アルファベット小文字“a"を表わすようになっており、
各文字毎に１対１対応した文字コードが決められてい
る。この文字コードをCPU3が解釈し、フォントROM5から
該当するフォントデータを読出しページメモリ部14へ書
込む。この書込みの際、フォントデータは前記フォント
ROM5からバイト単位あるいはワード単位で読出される
が、前記ページメモリ部14の任意のビット位置にフォン
トを配置するため、フォントデータはバレルシフタ７を
通ってページメモリ部14へ格納される。こうしてページ
メモリ部14内には印字されるイメージそのままのデータ
が１ページ分作られる（第４図）。１ページのイメー
ジ作成が終了すると前記コントローラ部1aは印字部1bに
起動をかけると共に印字データの出力を開始する。印字
データは１ラスター毎にパラレルデータからシリアルデ
ータへパラレルシリアル変換部10で変換されて印字機構
制御部11へ出力され第４図の印字結果が得られる。
字装置について第４図の処理手順図に従ってその動作を
説明する。第４図において印字装置１はホストコンピ
ュータ２から文字コードを受信する。文字コード61Hは
アルファベット小文字“a"を表わすようになっており、
各文字毎に１対１対応した文字コードが決められてい
る。この文字コードをCPU3が解釈し、フォントROM5から
該当するフォントデータを読出しページメモリ部14へ書
込む。この書込みの際、フォントデータは前記フォント
ROM5からバイト単位あるいはワード単位で読出される
が、前記ページメモリ部14の任意のビット位置にフォン
トを配置するため、フォントデータはバレルシフタ７を
通ってページメモリ部14へ格納される。こうしてページ
メモリ部14内には印字されるイメージそのままのデータ
が１ページ分作られる（第４図）。１ページのイメー
ジ作成が終了すると前記コントローラ部1aは印字部1bに
起動をかけると共に印字データの出力を開始する。印字
データは１ラスター毎にパラレルデータからシリアルデ
ータへパラレルシリアル変換部10で変換されて印字機構
制御部11へ出力され第４図の印字結果が得られる。
以上の様にページメモリ方式の従来の印字装置では印
字される１ページ分のイメージそのままのデータが格納
できる利点がある反面、非常に多くのメモリを必要とす
る欠点を有していた。例えば、300ドット／インチの解
像度でレター用紙（8.5インチ×11インチ）に印字を行
なう場合、約1MB（１メガバイト）のメモリ容量を必要
としていた。上記欠点を解消する為、1/nページのイメ
ージ展開エリアを使用して印字を行なうビデオバンドバ
ッファ方式（以下VBB方式と称す。）の印字装置があ
る。
字される１ページ分のイメージそのままのデータが格納
できる利点がある反面、非常に多くのメモリを必要とす
る欠点を有していた。例えば、300ドット／インチの解
像度でレター用紙（8.5インチ×11インチ）に印字を行
なう場合、約1MB（１メガバイト）のメモリ容量を必要
としていた。上記欠点を解消する為、1/nページのイメ
ージ展開エリアを使用して印字を行なうビデオバンドバ
ッファ方式（以下VBB方式と称す。）の印字装置があ
る。
以下、VBB方式の従来例を図面を参照して説明する。
第３図はVBB方式の従来の印字装置におけるブロック図
である。印字装置１は、ホストコンピュータ２から送ら
れてくる印字データを処理するコントローラ部1a′と用
紙上に印字を行なう印字部1bに分けられる。印字部1bは
前記ページメモリ方式の印字装置の印字部と同じ構成で
ある。コントローラ部1a′は、データ処理をコントロー
ルするCPU3、CPU3を動作させるプログラムが格納された
プログラムROM4、文字コードに対応したフォントデータ
が格納されたフォントROM5、ホストコンピュータ２から
の印字データを受信するインターフェース部６、文字コ
ードをテキストの形で１ページ分格納するテキストメモ
リ部８、1/nページ分のイメージデータを格納するVBB部
９、VBB部９へフォントをシフトしながら書込むバレル
シフタ７、VBB部９に格納されたイメージデータを読出
しシリアルデータに変換して印字部1bに出力するパラレ
ルシリアル変換部10から成る。
第３図はVBB方式の従来の印字装置におけるブロック図
である。印字装置１は、ホストコンピュータ２から送ら
れてくる印字データを処理するコントローラ部1a′と用
紙上に印字を行なう印字部1bに分けられる。印字部1bは
前記ページメモリ方式の印字装置の印字部と同じ構成で
ある。コントローラ部1a′は、データ処理をコントロー
ルするCPU3、CPU3を動作させるプログラムが格納された
プログラムROM4、文字コードに対応したフォントデータ
が格納されたフォントROM5、ホストコンピュータ２から
の印字データを受信するインターフェース部６、文字コ
ードをテキストの形で１ページ分格納するテキストメモ
リ部８、1/nページ分のイメージデータを格納するVBB部
９、VBB部９へフォントをシフトしながら書込むバレル
シフタ７、VBB部９に格納されたイメージデータを読出
しシリアルデータに変換して印字部1bに出力するパラレ
ルシリアル変換部10から成る。
以上のように構成されたVBB方式の従来の印字装置に
ついて第４図の処理手順図に従ってその動作を説明す
る。第４図において印字装置１はホストコンピュータ
２から文字コードを受信する。この文字コードをCPU3が
解釈し、テキストメモリ部８内に該文字コードと該文字
のVBB部９内における書込み位置等の情報を付加してテ
キストを作成する。こうして１ページ分の文字コードに
対応したテキスト群がテキストメモリ部８に作成される
（第４図）。１ページのテキスト作成後、CPU3はテキ
ストを先頭より解釈しながらVBB部９へフォントを書込
む。VBB部９は、1/nページ分のメモリ容量しかない為、
CPU3によるテキストの解釈も頭初は1/nページ分しか行
なえない。1/nページ分のイメージが完成した時点で前
記CPU3は印字部1bへ起動をかけ印字が開始される（第４
図）。それと同時にVBB部９より印字データが１ラス
ター毎にパラレルシリアル変換部10に出力されシリアル
データに変換され印字機構制御部11へ出力される。この
１ラスター毎の出力により前記VBB部９内に空エリアが
生じて行く。CPU3は空エリアが生じる度に次行のフォン
トをVBB部９に書込む。このようにVBB部９からの出力と
VBB部９への書込みを交互に繰返して行くことで１ペー
ジの印字が可能となる（第４図）。この為VBB部９は
通常リングバッファ構造がとられ容量的には１ページの
1/nであるが、仮想アドレス空間的には無限に使用する
ことが可能である。
ついて第４図の処理手順図に従ってその動作を説明す
る。第４図において印字装置１はホストコンピュータ
２から文字コードを受信する。この文字コードをCPU3が
解釈し、テキストメモリ部８内に該文字コードと該文字
のVBB部９内における書込み位置等の情報を付加してテ
キストを作成する。こうして１ページ分の文字コードに
対応したテキスト群がテキストメモリ部８に作成される
（第４図）。１ページのテキスト作成後、CPU3はテキ
ストを先頭より解釈しながらVBB部９へフォントを書込
む。VBB部９は、1/nページ分のメモリ容量しかない為、
CPU3によるテキストの解釈も頭初は1/nページ分しか行
なえない。1/nページ分のイメージが完成した時点で前
記CPU3は印字部1bへ起動をかけ印字が開始される（第４
図）。それと同時にVBB部９より印字データが１ラス
ター毎にパラレルシリアル変換部10に出力されシリアル
データに変換され印字機構制御部11へ出力される。この
１ラスター毎の出力により前記VBB部９内に空エリアが
生じて行く。CPU3は空エリアが生じる度に次行のフォン
トをVBB部９に書込む。このようにVBB部９からの出力と
VBB部９への書込みを交互に繰返して行くことで１ペー
ジの印字が可能となる（第４図）。この為VBB部９は
通常リングバッファ構造がとられ容量的には１ページの
1/nであるが、仮想アドレス空間的には無限に使用する
ことが可能である。
以上の様にVBB方式の従来の印字装置ではページメモ
リ方式の印字装置に対して1/nのVBBとわずかなテキスト
メモリで印字が行なえる為、大幅なメモリ容量の削減が
できる利点がある。
リ方式の印字装置に対して1/nのVBBとわずかなテキスト
メモリで印字が行なえる為、大幅なメモリ容量の削減が
できる利点がある。
発明が解決しようとする課題 しかしながら上記VBB方式の印字装置は文字データの
密度が高密度になった場合、CPU3のVBB部９への書込み
時間が長くなる為、VBB部９からの出力に追いつかれ印
字不能となるオーバーランエラーが発生するという欠点
を有していた。
密度が高密度になった場合、CPU3のVBB部９への書込み
時間が長くなる為、VBB部９からの出力に追いつかれ印
字不能となるオーバーランエラーが発生するという欠点
を有していた。
本発明は、かかる点に鑑みてなされたもので、VBB方
式でかつオーバーランエラー発生頻度の少ない印字装置
を提供することを目的としている。
式でかつオーバーランエラー発生頻度の少ない印字装置
を提供することを目的としている。
課題を解決するための手段 本発明は、文字コード等のコードデータを格納するデ
キストメモリ部とこのコードデータをフォントメモリに
格納されたフォントデータを用いて変換しこのフォント
データを印字を行う通りに配置してイメージにしたイメ
ージデータを格納するとともにこの格納したイメージデ
ータを順次印字部へ出力するVBB部とを同一メモリ空間
に配置し、該空間内においてVBB部の占める容量の割合
をコードデータからイメージデータへの変換速度が印字
部への出力速度に比べて遅い場合には出力速度との差に
応じて多くする。
キストメモリ部とこのコードデータをフォントメモリに
格納されたフォントデータを用いて変換しこのフォント
データを印字を行う通りに配置してイメージにしたイメ
ージデータを格納するとともにこの格納したイメージデ
ータを順次印字部へ出力するVBB部とを同一メモリ空間
に配置し、該空間内においてVBB部の占める容量の割合
をコードデータからイメージデータへの変換速度が印字
部への出力速度に比べて遅い場合には出力速度との差に
応じて多くする。
作用 印字密度の高い低い等に応じてVBBエリア制御部がVBB
のエリアの増減を行い、オーバーランエラーを防止する
ことができると共に限られたメモリ容量を有効に利用す
ることができる。
のエリアの増減を行い、オーバーランエラーを防止する
ことができると共に限られたメモリ容量を有効に利用す
ることができる。
実施例 第１図は、本発明の印字装置の一実施例を示すブロッ
ク図である。図に於て８は、テキストメモリ部、９はVB
B部であり、テキストメモリ部８及びVBB部９は同一メモ
リ空間に連続で配置されている。13はCPU3からの指示に
よりVBB部９の容量を増減するVBBエリア制御部、７はVB
B部９へフォントをシフトしながら書込むバレルシフタ
部であり、VBBエリア制御部13で指定されているVBB部９
のアドレスへアクセスする時のみデータがバレルシフタ
部７を通り、テキストメモリ部８のアドレスへアクセス
する時は該バレルシフタ部７を迂回してデータが書込ま
れる構造となっている。それ以外の部分は、従来のVBB
方式の印字装置と同じ構成である。
ク図である。図に於て８は、テキストメモリ部、９はVB
B部であり、テキストメモリ部８及びVBB部９は同一メモ
リ空間に連続で配置されている。13はCPU3からの指示に
よりVBB部９の容量を増減するVBBエリア制御部、７はVB
B部９へフォントをシフトしながら書込むバレルシフタ
部であり、VBBエリア制御部13で指定されているVBB部９
のアドレスへアクセスする時のみデータがバレルシフタ
部７を通り、テキストメモリ部８のアドレスへアクセス
する時は該バレルシフタ部７を迂回してデータが書込ま
れる構造となっている。それ以外の部分は、従来のVBB
方式の印字装置と同じ構成である。
以上のように構成された本発明の印字装置において第
５図のフローチャート図に従って、印字装置の操作パネ
ルからユーザーが任意にVBB量を可変させる場合の動作
について説明する。印字密度が高いページを印字させる
場合等ユーザーがVBB容量の変更を要望する時（ステッ
プイ）前記操作パネルから所望のVBB容量をキー操作に
より入力設定する（ステップロ）。尚、印字密度が高い
ときはVBB容量を増やすように操作パネルより入力を行
う。またVBB容量の変更が無い場合は現行のVBB容量のま
まとなる。CPU3は設定されたVBB容量をVBBエリア制御部
13へ指示する（ステップハ）。VBBエリア制御部13は指
示されたVBB容量を確保すると共に残りエリアをテキス
トメモリ部８としてアドレスを割付ける（ステップ
ニ）。インターフェース部６はホストコンピュータ２か
ら送られてくる印字データ（文字コード等）を受信し
（ステップホ）、CPU3は受信データのテキストをテキス
トメモリ部８に作成する（ステップヘ）。１ページ分の
テキスト作成が完了するまでステップホ〜トを繰返す
（ステップト）。１ページ分のテキスト作成が完了する
とCPU3は該テキストを解釈しながらフォントROM5からフ
ォントイメージを読み出しバレルシフター部７を通して
VBB部９へ展開する（ステップチ）。現在設定されてい
るVBB容量がフルになるまでステップチ〜リを繰返す。
そしてVBB部９がフルになるとCPU3は印字機構制御部11
へ印字開始を指示する（ステップヌ）。指示された前記
印字機構制御部11は印字機構部12を制御して印字を開始
する（ステップル）。印字が開始されるとVBB部９へ展
開されていたイメージは１ラスター毎にパラレルシリダ
ル変換部10を経由して印字機構制御部11へ出力され出力
された部分はVBB内で空エリアとなる。こうしてVBB内の
空エリアが次行のテキスト展開可能な量になるまでCPU3
は展開待ち状態となる（ステップヲ）。次行のテキスト
が展開可能状態になるとCPU3は再びテキストを解釈しな
がらVBB部９へフォントイメージを展開する（ステップ
ワ）。最終行のテキスト展開が終了するまでステップヲ
〜カが繰返される（ステップカ）。テキスト展開が終了
するとVBB内の全イメージが出力されるのを待って印字
終了となる（ステップヨ）。
５図のフローチャート図に従って、印字装置の操作パネ
ルからユーザーが任意にVBB量を可変させる場合の動作
について説明する。印字密度が高いページを印字させる
場合等ユーザーがVBB容量の変更を要望する時（ステッ
プイ）前記操作パネルから所望のVBB容量をキー操作に
より入力設定する（ステップロ）。尚、印字密度が高い
ときはVBB容量を増やすように操作パネルより入力を行
う。またVBB容量の変更が無い場合は現行のVBB容量のま
まとなる。CPU3は設定されたVBB容量をVBBエリア制御部
13へ指示する（ステップハ）。VBBエリア制御部13は指
示されたVBB容量を確保すると共に残りエリアをテキス
トメモリ部８としてアドレスを割付ける（ステップ
ニ）。インターフェース部６はホストコンピュータ２か
ら送られてくる印字データ（文字コード等）を受信し
（ステップホ）、CPU3は受信データのテキストをテキス
トメモリ部８に作成する（ステップヘ）。１ページ分の
テキスト作成が完了するまでステップホ〜トを繰返す
（ステップト）。１ページ分のテキスト作成が完了する
とCPU3は該テキストを解釈しながらフォントROM5からフ
ォントイメージを読み出しバレルシフター部７を通して
VBB部９へ展開する（ステップチ）。現在設定されてい
るVBB容量がフルになるまでステップチ〜リを繰返す。
そしてVBB部９がフルになるとCPU3は印字機構制御部11
へ印字開始を指示する（ステップヌ）。指示された前記
印字機構制御部11は印字機構部12を制御して印字を開始
する（ステップル）。印字が開始されるとVBB部９へ展
開されていたイメージは１ラスター毎にパラレルシリダ
ル変換部10を経由して印字機構制御部11へ出力され出力
された部分はVBB内で空エリアとなる。こうしてVBB内の
空エリアが次行のテキスト展開可能な量になるまでCPU3
は展開待ち状態となる（ステップヲ）。次行のテキスト
が展開可能状態になるとCPU3は再びテキストを解釈しな
がらVBB部９へフォントイメージを展開する（ステップ
ワ）。最終行のテキスト展開が終了するまでステップヲ
〜カが繰返される（ステップカ）。テキスト展開が終了
するとVBB内の全イメージが出力されるのを待って印字
終了となる（ステップヨ）。
以上詳述したように本実施例の印字装置では、VBB容
量が変更することができる構成としたことにより、ペー
ジメモリ方式に対してはメモリ容量が削減できかつ１ペ
ージの展開終了を待たずにVBB容量分の展開のみで印字
に起動がかけられプリント時間も短くなる。又、従来の
VBB方式に対してもオーバーランエラー発生頻度の少な
い印字装置の提供が可能となり、実用的にきわめて有用
である。
量が変更することができる構成としたことにより、ペー
ジメモリ方式に対してはメモリ容量が削減できかつ１ペ
ージの展開終了を待たずにVBB容量分の展開のみで印字
に起動がかけられプリント時間も短くなる。又、従来の
VBB方式に対してもオーバーランエラー発生頻度の少な
い印字装置の提供が可能となり、実用的にきわめて有用
である。
本実施例では、VBB容量の変更手段としてユーザーに
よるフロントパネルからの入力として説明したが、その
他に変更手段としてホストコンピュータからのコマンド
による指示やCPU自身がデータ密度を計算することで最
適なVBB容量に変更する構成など種々が考えられ、いず
れの場合も同様の効果が得られる。
よるフロントパネルからの入力として説明したが、その
他に変更手段としてホストコンピュータからのコマンド
による指示やCPU自身がデータ密度を計算することで最
適なVBB容量に変更する構成など種々が考えられ、いず
れの場合も同様の効果が得られる。
発明の効果 本発明の印字装置は文字コード等のコードデータを格
納するテキストメモリ部とこのコードデータをフォント
メモリに格納されたフォントデータを用いて変換しこの
フォントデータを印字を行う通りに配置してイメージに
したイメージデータを格納するとともにこの格納したイ
メージデータを順次印字部へ出力するVBB部とを同一メ
モリ空間に配置し、この空間内においてVBB部の占める
容量の割合をコードデータからイメージデータへの変換
速度が印字部への出力速度に比べて遅い場合には出力と
の差に応じて多くすることを可能としたことにより、テ
キストメモリ部とVBB部を合わせたメモリ容量を従来に
比較して小さくすることができると共に印字密度の高い
低い等に応じてVBBエリアの増減が行え、これに従っ
て、オーバーランエラーの発生を抑えることができ、実
用上優れたものである。
納するテキストメモリ部とこのコードデータをフォント
メモリに格納されたフォントデータを用いて変換しこの
フォントデータを印字を行う通りに配置してイメージに
したイメージデータを格納するとともにこの格納したイ
メージデータを順次印字部へ出力するVBB部とを同一メ
モリ空間に配置し、この空間内においてVBB部の占める
容量の割合をコードデータからイメージデータへの変換
速度が印字部への出力速度に比べて遅い場合には出力と
の差に応じて多くすることを可能としたことにより、テ
キストメモリ部とVBB部を合わせたメモリ容量を従来に
比較して小さくすることができると共に印字密度の高い
低い等に応じてVBBエリアの増減が行え、これに従っ
て、オーバーランエラーの発生を抑えることができ、実
用上優れたものである。
第１図は本発明の印字装置のブロック図、第２図は従来
のページメモリ方式の印字装置のブロック図、第３図は
従来のVBB方式の印字装置のブロック図、第４図は従来
の印字装置の処理手順図、第５図は本発明の印字装置の
動作フローチャート図である。 １……印字装置、1a……コントローラ部、1b……印字
部、２……ホストコンピュータ、３……CPU、４……プ
ログラムROM、５……フォントROM、６……インターフェ
ース部、７……バレルシフタ部、８……テキストメモリ
部、９……VBB部、10……パラレルシリアル変換部、11
……印字機構制御部、12……印字機構部、13……VBBエ
リア制御部、14……ページメモリ部。
のページメモリ方式の印字装置のブロック図、第３図は
従来のVBB方式の印字装置のブロック図、第４図は従来
の印字装置の処理手順図、第５図は本発明の印字装置の
動作フローチャート図である。 １……印字装置、1a……コントローラ部、1b……印字
部、２……ホストコンピュータ、３……CPU、４……プ
ログラムROM、５……フォントROM、６……インターフェ
ース部、７……バレルシフタ部、８……テキストメモリ
部、９……VBB部、10……パラレルシリアル変換部、11
……印字機構制御部、12……印字機構部、13……VBBエ
リア制御部、14……ページメモリ部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 善嗣 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭62−88025（ＪＰ，Ａ) 特開 昭59−180787（ＪＰ，Ａ) 特開 昭63−22672（ＪＰ，Ａ)
Claims (1)
- 【請求項１】文字コード等のコードデータに対応するフ
ォントデータが格納されたフォントメモリを備え、コー
ドデータを格納する第１のエリアとこのコードデータを
前記フォントメモリに格納されたフォントデータを用い
て変換しこのフォントデータを印字を行う通りに配置し
てイメージにしたイメージデータを格納するとともにこ
の格納したイメージデータを順次印字部へ出力する第２
のエリアとを備えたメモリと、このメモリ内に占める前
記第１のエリアと前記第２のエリアの格納できる容量の
割合をコードデータからイメージデータへの変換速度が
印字部への出力速度に比べて遅い場合には出力速度との
差に応じて前記第２のエリアの割合を多くするエリア制
御手段と、前記第２のエリアよりイメージデータを取り
出し、そのイメージデータに応じて印字を行う印字手段
とを有した事を特徴とする印字装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63180911A JP2624304B2 (ja) | 1988-07-20 | 1988-07-20 | 印字装置 |
| US07/379,887 US5108207A (en) | 1988-07-20 | 1989-07-14 | Printer with variable memory size |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63180911A JP2624304B2 (ja) | 1988-07-20 | 1988-07-20 | 印字装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0230557A JPH0230557A (ja) | 1990-01-31 |
| JP2624304B2 true JP2624304B2 (ja) | 1997-06-25 |
Family
ID=16091448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63180911A Expired - Fee Related JP2624304B2 (ja) | 1988-07-20 | 1988-07-20 | 印字装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2624304B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04319459A (ja) * | 1991-04-18 | 1992-11-10 | Sanyo Electric Co Ltd | 情報処理装置のメモリ制御方式 |
| JP2744358B2 (ja) * | 1991-04-23 | 1998-04-28 | キヤノン株式会社 | イメ−ジデ−タ展開制御装置及びイメ−ジデ−タ展開制御方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6288025A (ja) * | 1985-10-15 | 1987-04-22 | Oki Electric Ind Co Ltd | 受信バツフアメモリの制御方式 |
-
1988
- 1988-07-20 JP JP63180911A patent/JP2624304B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0230557A (ja) | 1990-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3999168A (en) | Intermixed pitches in a buffered printer | |
| US4005390A (en) | Merger and multiple translate tables in a buffered printer | |
| US6317193B2 (en) | Image forming apparatus | |
| JPH031193A (ja) | データ変換装置 | |
| JP2624304B2 (ja) | 印字装置 | |
| US5731800A (en) | Output method and apparatus | |
| JP2900520B2 (ja) | 印字装置 | |
| JP3203660B2 (ja) | 画像記録装置 | |
| JPH01290448A (ja) | 文字発生装置 | |
| JPH03164278A (ja) | 印字装置 | |
| JP3097818B2 (ja) | フォントデータメモリ装置 | |
| JPH0863145A (ja) | パターン発生方法及び装置 | |
| JPH0252763A (ja) | 印字装置 | |
| JPH0823744B2 (ja) | 文字列処理装置 | |
| JPS62211720A (ja) | 印刷方式 | |
| JPH01263055A (ja) | プリンタコントローラ | |
| JPS605469B2 (ja) | ゲラ刷りシステム | |
| JPH1093813A (ja) | 記録装置 | |
| JP2967861B2 (ja) | 出力装置 | |
| JPS61264377A (ja) | 文字パタ−ン発生装置 | |
| JPH03169574A (ja) | 印字装置 | |
| JPS6163891A (ja) | 書式回転方式 | |
| JPH0985996A (ja) | 印字装置 | |
| JPH0867034A (ja) | プリンタ装置および同装置に使用されるバッファメモリのアドレス制御方法 | |
| JPS61173951A (ja) | 印字制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |